

TAC5242 具有 118dB 动态范围 ADC 和 120dB 动态范围 DAC 的高性能引脚控制型立体声音频编解码器

1 特性

- ADC 通道
 - 性能：
 - 线路差分输入动态范围：118dB
 - 麦克风差分输入动态范围：118dB
 - THD+N：-95dB
 - 输入电压：
 - 差分 $2V_{RMS}$ 满量程输入
 - 单端 $1V_{RMS}$ 满量程输入
 - 可配置的数字 HPF：
 - 1Hz (48KSPS 采样速率)
 - 12Hz (48KSPS 采样速率)
 - 采样速率 (f_s) = 8kHz 至 192kHz
 - 低噪声麦克风偏置
- DAC 通道
 - DAC 性能：
 - DAC 至线路输出动态范围：119dB
 - DAC 至 HP 输出动态范围：114dB
 - THD+N：-95dB
 - 耳机/线路输出输出电压：
 - 差分 $2V_{RMS}$ 满量程
 - 伪差分 $1V_{RMS}$ 满量程
 - 单端 $1V_{RMS}$ 满量程
 - DAC 采样速率 (f_s) = 8KHz 至 192KHz
- 常见特性
 - 引脚控制
 - 音频串行接口
 - 格式：TDM、LJ 或 I²S
 - 可配置的 TDM 时隙
 - 总线控制器和目标模式
 - 字长：可选择 16、24 或 32 位
 - 线性相位滤波器
 - 自动时钟检测和配置
 - 低功耗模式
 - 中断输出
 - 单电源 AVDD 工作电压：1.8V 或 3.3V
 - I/O 电源工作电压：1.2V、1.8V 或 3.3V
 - 温度等级 1：-40°C ≤ T_A ≤ +125°C


3 说明

TAC5242 是一款具有 $2V_{RMS}$ 差分输入、118dB ADC 和 $2V_{RMS}$ 119dB 立体声 DAC 的高性能立体声编解码器。TAC5242 支持差分和单端输入与输出。器件在 ADC 通道上支持麦克风输入和线路输入。DAC 输出可配置为线路输出或耳机负载。该器件集成了锁相环 (PLL) 和直流滤除高通滤波器 (HPF)，并支持高达 192kHz 的采样速率。TAC5242 可为耳机负载提供高达 62mW 的驱动功率。TAC5242 在控制器和目标模式下支持时分多路复用 (TDM)、左平衡 (LJ) 或 I²S 音频格式，并由引脚控制。这些集成的高性能特性、引脚控制以及单电源运行，使 TAC5242 特别适用于空间受限的音频应用。

器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 (标称值)
TAC5242	WQFN (28)	4mm x 4mm , 0.5mm 间距

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



简化版方框图

2 应用

- 陆地移动无线电
- IP 网络摄像机
- IP 电话
- 视频会议系统
- 专业音频混合器/控制平面




内容

1 特性	1	8.2 功能方框图	13
2 应用	1	8.3 特性说明	13
3 说明	1	8.4 器件功能模式	29
4 器件比较表	3	9 应用和实施	31
5 引脚配置和功能	4	9.1 应用信息	31
6 规格	6	9.2 典型应用	31
6.1 绝对最大额定值.....	6	10 电源相关建议	33
6.2 ESD 等级.....	6	11 器件和文档支持	34
6.3 建议运行条件.....	6	11.1 文档支持.....	34
6.4 热性能信息.....	7	11.2 接收文档更新通知.....	34
6.5 电气特性.....	7	11.3 支持资源.....	34
6.6 时序要求：TDM、I ² S 或 LJ 接口.....	10	11.4 商标.....	34
6.7 开关特性：TDM、I ² S 或 LJ 接口.....	11	11.5 静电放电警告.....	34
7 参数测量信息	12	11.6 术语表.....	34
8 详细说明	13	12 修订历史记录	34
8.1 概述.....	13	13 机械、封装和可订购信息	34

4 器件比较表

特性	TAC5242	TAC5142	TAC5212	TAC5112	TAC5211	TAC5111
控制接口	引脚控制		I ² C 或 SPI			
数字音频串行接口	TDM 或 I ² S		TDM、I ² S 或左平衡 (LJ)			
音频 ADC 通道	2		2		1	
数字麦克风通道	不可用 (N/A)		4		2	
可编程 MICBIAS 电压	是 (固定电压)		是			
ADC 动态范围	118dB	100dB	118dB	100dB	118dB	100dB
音频 DAC 通道	2		2		1	
DAC 动态范围	119dB	106dB	119dB	106dB	119dB	106dB
兼容性	引脚对引脚、封装、彼此之间可直接替代		引脚对引脚、封装和控制寄存器兼容；彼此之间可直接替代		引脚对引脚、封装和控制寄存器兼容；彼此之间可直接替代	
封装	QFN , 24 引脚 , 4.00mm × 4.00mm (间距为 0.5mm)					

5 引脚配置和功能



Notes:-
Not to Scale
Pinout is subject to changes

图 5-1. TAC5242 引脚排列

表 5-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
VSS	A1	接地	直接短接至电路板接地层。
DREG	1	数字电源	数字电源的数字片上稳压器输出电压 (标称值为 1.5V)
BCLK	2	数字 I/O	音频串行数据接口总线位时钟
FSYNC	3	数字 I/O	音频串行数据接口总线帧同步信号
DOUT	4	数字输出	音频串行数据接口总线输出
DIN	5	数字输入	音频串行数据接口总线输入
IOVDD	6	数字电源	数字 I/O 电源 (标称值为 1.8V 或 3.3V)
VSS	A2	接地	直接短接至电路板接地层。
MD1	7	数字输入	控制器模式：帧速率和 BCLK 频率选择
			目标模式：AVDD 电源和字长选择
MD2	8	数字输入	控制器模式：帧速率和 BCLK 频率选择
			目标模式：AVDD 电源和字长选择
MD3	9	数字输入	控制器模式：控制器时钟输入
			目标模式：数字 HPF 和数据时隙选择
MD4	10	数字输入	ADC/DAC 模式选择
GPO	11	数字输出	中断输出
MD5	12	数字输入	ADC/DAC 模式选择
VSS	A3	接地	直接短接至电路板接地层。
MD0	13	模拟输入	控制器/目标和 I ² S/TDM/LJ 的多级模拟输入选择
MICBIAS	14	模拟	MICBIAS 输出 (可编程输出高达 11V)
IN1P	15	模拟输入	模拟输入 1P 引脚
IN1M	16	模拟输入	模拟输入 1M 引脚

表 5-1. 引脚功能 (续)

引脚		类型 ⁽¹⁾	说明
名称	编号		
IN2P	17	模拟输入	模拟输入 2P 引脚
IN2M	18	模拟输入	模拟输入 2M 引脚
VSS	A4	接地	直接短接至电路板接地层。
OUT1M	19	模拟输出	模拟输出 1M 引脚
OUT1P	20	模拟输出	模拟输出 1P 引脚
OUT2P	21	模拟输出	模拟输出 2P 引脚
OUT2M	22	模拟输出	模拟输出 2M 引脚
AVDD	23	模拟电源	模拟电源 (标称值为 3.3V)
VREF	24	模拟	模拟基准电压滤波器输出

(1) I = 输入, O = 输出, I/O = 输入或输出, G = 接地, P = 电源。

6 规格

6.1 绝对最大额定值

在工作环境温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
电源电压	AVDD 至 AVSS	-0.3	3.9	V
电源电压	IOVDD 至 VSS（散热焊盘）	-0.3	3.9	V
接地电压差	AVSS 至 VSS（散热焊盘）	-0.3	0.3	V
模拟输入电压	模拟输入引脚电压至 AVSS	-0.3	AVDD+0.3	V
数字输入电压	数字输入引脚电压至 VSS（散热焊盘）	-0.3	IOVDD + 0.3	V
温度	功能环境温度，T _A	-55	125	°C
	工作环境温度，T _A	-40	125	
	结温，T _J	-40	150	
	贮存温度，T _{stg}	-65	150	

(1) 应力超出绝对最大额定值下列出的值可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值，这并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

6.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM)，符合 AEC Q100-002 标准 ⁽¹⁾	±2000	V
V _(ESD)	静电放电	充电器件模型 (CDM)，符合 AEC Q100-011	±500	

(1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

6.3 建议运行条件

		最小值	标称值	最大值	单位
POWER					
AVDD ⁽¹⁾	模拟电源电压至 AVSS，AVDD 3.3V 工作电压	3.0	3.3	3.6	V
AVDD ⁽¹⁾	模拟电源电压至 AVSS - AVDD 1.8V 工作电压	1.65	1.8	1.95	V
IOVDD	IO 电源电压至 VSS（散热焊盘）- IOVDD 3.3V 工作电压	3.0	3.3	3.6	V
	IO 电源电压至 VSS（散热焊盘）- IOVDD 1.8V 工作电压	1.65	1.8	1.95	
IOVDD	IO 电源电压至 VSS（散热焊盘）- IOVDD 1.2V 工作电压	1.08	1.2	1.32	V
输入					
INxx	模拟输入引脚电压至 AVSS，用于线路输入录音	0		AVDD	V
INxx	模拟输入引脚电压至 AVSS，用于麦克风录音	0.1		MICBIAS – 0.1	V
IO	数字输入引脚（MD0 除外）电压至 VSS（散热焊盘）	0		IOVDD	V
MD0	MD0 引脚，以 AVSS 为基准	0		AVDD	V
温度					
T _A	工作环境温度	-40		125	°C

		最小值	标称值	最大值	单位
其他					
	MD3 时钟频率 (控制器模式)			36.864 ⁽²⁾	MHz
C _L	数字输出负载电容		20	50	pF

- (1) AVSS 和 VSS (散热焊盘) ; 所有接地引脚必须连接在一起, 并且电压差不得超过 0.2V。
(2) MCLK 输入上升时间 (V_{IL} 到 V_{IH}) 和下降时间 (V_{IH} 到 V_{IL}) 必须小于 5ns。为了获得更好的音频噪声性能, 必须使用低抖动的 MCLK 输入。

6.4 热性能信息

热指标 ⁽¹⁾		TAC5242	单位
		RGE (WQFN)	
		28 引脚	
R _{θJA}	结至环境热阻	38.4	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	26.3	°C/W
R _{θJB}	结至电路板热阻	15.9	°C/W
Ψ _{JT}	结至顶部特征参数	0.5	°C/W
Ψ _{JB}	结至电路板特征参数	15.8	°C/W
R _{θJC(bot)}	结至外壳 (底部) 热阻	13.8	°C/W

- (1) 有关新旧热指标的更多信息, 请参阅 [spra953](#) 应用报告。

6.5 电气特性

T_A = 25°C、AVDD = 3.3V、IOVDD = 3.3V、f_{IN} = 1kHz 正弦信号、f_S = 48kHz、32 位音频数据、BCLK = 256
[char_not_recognized] f_S、TDM 目标模式且 PLL 开启 (除非另有说明)

参数	测试条件	最小值	标称值	最大值	单位
输入记录的 ADC 性能					
	差分输入满量程交流信号电压	交流耦合输入	2		V _{RMS}
	单端输入满量程交流信号电压	交流耦合输入	1		V _{RMS}
SNR	信噪比, A 加权 ^{(1) (2)}	选择 IN1 差分交流耦合输入, 交流信号对地短路, 0dB 通道增益 (MD4/MD5=2'b00)	115		dB
SNR	信噪比, A 加权 ^{(1) (2)}	选择 IN1 差分直流耦合输入, 交流信号接地短路, 0dB 通道增益, 器件处于高共模容差模式 (MD4/MD5=2'b01)	110		dB
SNR	信噪比, A 加权 ^{(1) (2)}	1.8V AVDD 工作电压: 选择 IN1 差分交流耦合输入, 交流信号对地短路, 0dB 通道增益 (MD4/MD5=2'b00)	110		dB
		1.8V AVDD 工作电压: 选择 IN1 差分直流耦合输入, 交流信号对地短路, 0dB 通道增益 (MD4/MD5=2'b01)	104		
SNR	信噪比, A 加权 ^{(1) (2)}	选择 IN1 单端交流耦合输入, 交流信号对地短路, 0dB 通道增益 (MD4/MD5=2'b10 或 2'b11)	109		dB
SNR	信噪比, A 加权 ^{(1) (2)}	1.8V AVDD 工作电压: 选择 IN1 单端交流耦合输入, 交流信号对地短路, 0dB 通道增益 (MD4/MD5=2'b10 或 2'b11)	104		dB
DR	动态范围, A 加权 ⁽²⁾	选择 IN1 差分交流耦合输入, -60dB 满量程交流信号输入, 0dB 通道增益	115		dB
		选择 IN1 差分直流耦合输入, -60dB 满量程交流信号输入, 0dB 通道增益	110		

TAC5242

ZHCSPM5 – DECEMBER 2023

$T_A = 25^\circ\text{C}$ 、 $AVDD = 3.3\text{V}$ 、 $IOVDD = 3.3\text{V}$ 、 $f_{IN} = 1\text{kHz}$ 正弦信号、 $f_S = 48\text{kHz}$ 、32 位音频数据、 $BCLK = 256$
[char_not_recognized] f_S 、TDM 目标模式且 PLL 开启 (除非另有说明)

参数		测试条件	最小值	标称值	最大值	单位
DR	动态范围, A 加权 ⁽²⁾	1.8V AVDD 工作电压: 选择 IN1 差分交流耦合输入, -60dB 满量程交流信号输入, 0dB 通道增益	106	110		dB
		1.8V AVDD 工作电压: 选择 IN1 差分直流耦合输入, -60dB 满量程交流信号输入, 0dB 通道增益		104		
DR	动态范围, A 加权 ⁽²⁾	选择 IN1 单端交流耦合输入, -60dB 满量程交流信号输入, 0dB 通道增益 (MD4/MD5=2'b10 或 2'b11)		109		dB
DR	动态范围, A 加权 ⁽²⁾	1.8V AVDD 工作电压: 选择 IN1 单端直流耦合输入, -60dB 满量程交流信号输入, 0dB 通道增益 (MD4/MD5=2'b10 或 2'b11)		104		dB
THD+N	总谐波失真 ⁽²⁾	选择 IN1 差分交流耦合输入, -1dB 满量程交流信号输入, 0dB 通道增益		-95	待定	dB
		选择 IN1 差分直流耦合输入, -1dB 满量程交流信号输入, 0dB 通道增益		-90		
ADC 其他参数						
	输入阻抗	差分输入, INxP 和 INxM 之间		5.5		kΩ
	偏移	短接输入。		待定		mV
	输出数据样本字长	基于 MD1/MD2 配置	16		32	位
	数字高通滤波器截止频率	具有可编程系数的一阶 IIR 滤波器, -3dB 点 (默认设置)		1		Hz
	通道间隔离	-1dB 满量程交流信号线路输入至非测量通道		-134		dB
	通道间增益不匹配	-6dB 满量程交流信号线路输入, 0dB 通道增益		0.1		dB
	通道间相位不匹配	1kHz 正弦信号		0.01		度
PSRR	电源抑制比	100mV _{PP} , AVDD 上 1kHz 正弦信号, 选择差分输入, 0dB 通道增益		92		dB
麦克风偏置						
	MICBIAS 噪声	BW = 20Hz 至 20kHz, A 加权, MICBIAS 和 AVSS 之间具有 1μF 电容器		2		μV _{RMS}
	MICBIAS 电压	AVDD=1.8V		1.375		V
	MICBIAS 电压	AVDD=3.3V		2.75		V

$T_A = 25^\circ\text{C}$ 、 $AVDD = 3.3\text{V}$ 、 $IOVDD = 3.3\text{V}$ 、 $f_{IN} = 1\text{kHz}$ 正弦信号、 $f_S = 48\text{kHz}$ 、32 位音频数据、 $BCLK = 256$
[char_not_recognized] f_S 、TDM 目标模式且 PLL 开启 (除非另有说明)

参数		测试条件	最小值	标称值	最大值	单位
线路输出/耳机回放的 DAC 性能						
	满量程输出电压	OUTxP 和 OUTxM 之间的差分输出，AVDD=3.3V	2		V _{RMS}	
		OUTxP 和 OUTxM 之间的差分输出，AVDD=1.8V	1			
		单端输出，AVDD=3.3V	1			
		单端输出，AVDD=1.8V	0.5			
		OUTxP 和 OUTxM 之间的伪差分输出，AVDD=3.3V	1			
		OUTxP 和 OUTxM 之间的伪差分输出，AVDD=1.8V	0.5			
SNR	信噪比，A 加权 ^{(1) (2)}	差分输出，0dBFS 信号，AVDD=3.3V	118		dB	
		单端输出，0dBFS 信号，AVDD=3.3V	111			
		伪差分输出，0dBFS 信号，AVDD=3.3V	110			
		差分输出，0dBFS 信号，AVDD=1.8V	114			
		单端输出，0dBFS 信号，AVDD=1.8V	105			
		伪差分输出，0dBFS 信号，AVDD=1.8V	104			
DR	动态范围，A 加权 ⁽²⁾	差分输出，-60dBFS 信号，AVDD=3.3V	120		dB	
		单端输出，-60dBFS 信号，AVDD=3.3V	111			
		伪差分输出，-60dBFS 信号，AVDD=3.3V	110			
		差分输出，-60dBFS 信号，AVDD=1.8V	114			
		单端输出，-60dBFS 信号，AVDD=1.8V	105			
		伪差分输出，-60dBFS 信号，AVDD=1.8V	104			
THD+N	总谐波失真 ⁽²⁾		-95			dB
	耳机负载范围		16			Ω
	耳机/LO 容性负载		0	100	550	pF
	线路输出负载范围		600			Ω
DAC 通道其他参数						
	输出偏移	0 输入，全差分输出	0.2			mV
	输出偏移	0 输入，伪差分输出	0.4			mV
	输出共模	OUTxP 和 OUTxM 的共模电平 AVDD=1.8V	0.9			V
	输出共模	OUTxP 和 OUTxM 的共模电平 AVDD=3.3V	1.66			V
	共模误差	共模电压下的直流误差	±10			mV
	输出信号带宽		20			kHz
	输入数据样本字长	可编程	16		32	位
	数字高通滤波器截止频率	具有可编程系数的一阶 IIR 滤波器，-3dB 点（默认设置）	2			Hz
	通道间隔离		-134			dB
	通道间增益不匹配		0.1			dB
	通道间相位不匹配	1kHz 正弦信号	0.01			度
PSRR	电源抑制比	100mV _{pp} ，AVDD 上 1kHz 正弦信号，选择差分输入，0dB 通道增益	100			dB
	静音衰减		-130			dB
P _{out}	输出电力输送	单端/伪差分 R _L =16Ω，THD+N<1%	62.5			mW
数字 I/O						
V _{IL}	低电平数字输入逻辑电压阈值	所有数字引脚，IOVDD 1.8V 工作电压	-0.3	0.35 x IOVDD		V
		所有数字引脚，IOVDD 3.3V 工作电压	-0.3	0.8		

$T_A = 25^\circ\text{C}$ 、 $AVDD = 3.3\text{V}$ 、 $IOVDD = 3.3\text{V}$ 、 $f_{IN} = 1\text{kHz}$ 正弦信号、 $f_S = 48\text{kHz}$ 、32 位音频数据、 $BCLK = 256$
[char_not_recognized] f_S 、TDM 目标模式且 PLL 开启 (除非另有说明)

参数		测试条件	最小值	标称值	最大值	单位
V _{IH}	高电平数字输入逻辑电压阈值	所有数字引脚，IOVDD 1.8V 工作电压	0.65 x IOVDD		IOVDD + 0.3	V
		所有数字引脚，IOVDD 3.3V 工作电压	2		IOVDD + 0.3	
V _{OL}	低电平数字输出电压	所有数字引脚，I _{OL} = -2mA，IOVDD 1.8V 工作电压			0.45	V
		所有数字引脚，I _{OL} = -2mA，IOVDD 3.3V 工作电压			0.4	
V _{OH}	高电平数字输出电压	所有数字引脚，I _{OH} = 2mA，IOVDD 1.8V 工作电压	IOVDD - 0.45			V
		所有数字引脚，I _{OH} = 2mA，IOVDD 3.3V 工作电压	2.4			
I _{IL}	数字输入的输入逻辑低电平泄漏电流	所有数字引脚，输入 = 0V	-5	0.1	5	μA
I _{IH}	数字输入的输入逻辑高电平泄漏电流	所有数字引脚；输入 = IOVDD	-5	0.1	5	μA
C _{IN}	数字输入的输入电容	所有数字引脚		5		pF
R _{PD}	置位时数字 I/O 引脚的下拉电阻			20		kΩ
典型电源电流消耗						
I _{AVDD}	睡眠模式（软件关断模式）下的电流消耗	所有器件外部时钟停止	待定			μA
I _{IOVDD}			1			
I _{AVDD}	ADC 2 通道在 f _S 48kHz、MICBIAS 开启、PLL 关闭、BCLK = 512 * f _S 下运行时的电流消耗		待定			mA
I _{IOVDD}			0.1			
I _{AVDD}	DAC 至 HP 2 通道在 f _S 16kHz、BCLK = 512 * f _S 下运行时的电流消耗		待定			mA
I _{IOVDD}			0.2			
I _{AVDD}	DAC 至 HP 2 通道在 f _S 48kHz、BCLK = 512 * f _S 下运行时的电流消耗		待定			mA
I _{IOVDD}			待定			

- 在 1kHz 满量程正弦波输入时的输出电平与交流信号输入对地短路时的输出电平之比, 使用音频分析仪在 20Hz 至 20kHz 的带宽范围内测量并进行 A 加权。
- 所有性能测量均使用 20kHz 低通滤波器以及 A 加权滤波器 (如注明) 完成。如果不使用此类滤波器, 会导致比“电气特性”中所示更高的 THD 以及更低的 SNR 与动态范围读数。低通滤波器可消除带外噪声, 尽管这种噪声不可闻, 但会影响动态规格值。

6.6 时序要求 : TDM、I²S 或 LJ 接口

$T_A = 25^\circ\text{C}$ 、 $IOVDD = 3.3\text{V}$ 或 1.8V 且所有输出端均具有 20pF 负载 (除非另有说明); 时序图详见

			最小值	标称值	最大值	单位
$t_{(BCLK)}$	BCLK 周期		40			ns
$t_{H(BCLK)}$	BCLK 高电平脉冲持续时间 ⁽¹⁾		18			ns
$t_{L(BCLK)}$	BCLK 低电平脉冲持续时间 ⁽¹⁾		18			ns
$t_{SU(FSYNC)}$	FSYNC 设置时间		8			ns
$t_{HD(FSYNC)}$	FSYNC 保持时间		8			ns
$t_{r(BCLK)}$	BCLK 上升时间	10% 至 90% 上升时间			10	ns
$t_{f(BCLK)}$	BCLK 下降时间	90% 至 10% 下降时间			10	ns

- 如果 SDOUT 数据线锁存在与器件用于传输 SDOUT 数据的边沿相反的 BCLK 边沿极性上, 则 BCLK 最高电平或低电平脉冲持续时间必须大于 25ns (以满足时序规格)。

6.7 开关特性：TDM、I²S 或 LJ 接口

T_A = 25°C、IOVDD = 3.3V 或 1.8V 且所有输出端均具有 20pF 负载（除非另有说明）；时序图详见 TBD

参数	测试条件	最小值	典型值	最大值	单位
t _d (SDOUT-BCLK)	BCLK 到 SDOUT 延迟	BCLK 的 50% 至 SDOUT 的 50%，IOVDD = 1.8V		18	ns
		BCLK 的 50% 至 SDOUT 的 50%，IOVDD = 3.3V		14	
t _d (SDOUT-FSYNC)	TDM 或 LJ 模式下的 FSYNC 到 SDOUT 延迟（对于 TX_OFFSET = 0 的 MSB 数据）	FSYNC 的 50% 至 SDOUT 的 50%，IOVDD = 1.8V		18	ns
		FSYNC 的 50% 至 SDOUT 的 50%，IOVDD = 3.3V		14	
f _(BCLK)	BCLK 输出时钟频率；主模式 ⁽¹⁾			24.576	MHz
t _H (BCLK)	BCLK 高电平脉冲持续时间；主模式	IOVDD = 1.8V		14	ns
		IOVDD = 3.3V		14	
t _L (BCLK)	BCLK 低电平脉冲持续时间；主模式	IOVDD = 1.8V		14	ns
		IOVDD = 3.3V		14	
t _d (FSYNC)	BCLK 至 FSYNC 延迟；主模式	BCLK 的 50% 至 FSYNC 的 50%，IOVDD = 1.8V		18	ns
		BCLK 的 50% 至 FSYNC 的 50%，IOVDD = 3.3V		14	
t _r (BCLK)	BCLK 上升时间；主模式	10% - 90% 上升时间，IOVDD = 1.8V		10	ns
		10% - 90% 上升时间，IOVDD = 3.3V		10	
t _f (BCLK)	BCLK 下降时间；主模式	90% - 10% 下降时间，IOVDD = 1.8V		8	ns
		90% - 10% 下降时间，IOVDD = 3.3V		8	

(1) 如果 SDOUT 数据线锁存在与器件用于传输 SDOUT 数据的边沿相反的 BCLK 边沿极性上，则 BCLK 输出时钟频率必须低于 18.5MHz（以满足时序规格）。

7 参数测量信息

8 详细说明

8.1 概述

TAC5242 是可扩展器件系列中的一员。作为扩展系列器件的一部分，TAC5242 包括高性能、低功耗、灵活的单声道/立体声音频模数转换器 (ADC) 和音频数模转换器 (DAC)，具有广泛的功能集成。此器件适用于广阔市场应用，例如加固型通信设备、IP 网络摄像头、专业音频和多媒体应用。此器件具有高动态范围，使其能够以高保真度实现远场音频录制。此器件集成了大量特性，可在空间受限的系统设计中降低成本、减小布板空间和功耗。扩展系列中的封装、性能和兼容配置使得该器件非常适合可扩展系统设计。

TAC5242 包含以下模块：

- 2 通道、多位、高性能 Δ - Σ ADC
- 具有 2Vrms 差分信号摆幅的可配置单端或差分音频输入
- 低噪声可编程麦克风偏置输出
- 2 通道、多位、高性能 Δ - Σ DAC
- 可配置单端、差分或伪差分音频输出
- MICBIAS 和模拟输出保护
- 线性相位数字抽取和内插滤波器
- 每个通道的音量上升/下降
- 可配置数字高通滤波器 (HPF)
- 支持多种系统时钟的集成低抖动锁相环 (PLL)
- 集成数字和模拟稳压器，用于支持单电源运行

8.2 功能方框图




图 8-1.

8.3 特性说明

8.3.1 硬件控制

该器件支持简单的硬件引脚控制选项，以便为给定系统选择特定的工作模式和音频接口。MD0 至 MD5 引脚可用于通过上拉或下拉电阻器来控制器件。

8.3.2 音频串行接口

数字音频数据通过数字音频串行接口 (ASI) 或音频总线，在主机处理器和 TAC5242 之间流动。这个高度灵活的 ASI 总线包括用于多通道运行的 TDM 模式、I²S 和 LJF 支持，以及总线时钟线路的引脚可选控制器-目标可配置性。

该器件使用硬件引脚 MD0 来支持音频总线控制器或目标工作模式。在目标模式下，FSYNC 和 BCLK 用作输入引脚，而在控制器模式下，FSYNC 和 BCLK 用作器件生成的输出引脚。表 8-1 显示了使用 MD0 引脚的主模式和从模式选择。

表 8-1. 控制器和目标模式选择

MD0	控制器和目标选择
接地短路	目标 I2S 模式
通过 4.7kΩ 接地短路	目标 TDM 模式
短接至 AVDD	控制器 I2S 模式
通过 4.7kΩ 短接至 AVDD	控制器 TDM 模式
通过 22kΩ 短接至 AVDD	目标 LJ 模式

在目标工作模式下，可通过 MD1 和 MD2 引脚选择 TAC5242 中音频串行接口 (ASI) 的字长。在控制器模式下，支持 32 位的固定字长。在 32 位字长的目标模式下，TAC5242 还支持 1.8V AVDD 工作电压。表 8-2 显示用于设置字长和 AVDD 电源电压的配置表

表 8-2. 字长和电源模式选择

MD1	MD2	控制器和目标选择
低	低	字长=32 AVDD=3.3V
低	高	字长=32 AVDD=1.8V
高	低	字长=24 AVDD=3.3V
高	高	字长=16 AVDD=3.3V

TAC5242 为目标 TDM 工作模式提供时隙配置。在目标 TDM 模式下配置 MD0 时，可通过 MD3 引脚进行选择。对于其他工作模式下的 MD3 选项，请参阅数字高通滤波器。表 8-3 显示了在基于 MD3 引脚的目标 TDM 工作模式下选择时隙。

表 8-3. 目标模式的 TDM 时隙选择

MD3	ADC 时隙	DAC 时隙
低	时隙 0 和 1 的 ADC 数据	时隙 0 和 1 的 DAC 数据
高	时隙 2 和 3 的 ADC 数据	时隙 2 和 3 的 DAC 数据

8.3.2.1 时分多路复用 (TDM) 音频接口

在 TDM 模式 (也称为 DSP 模式) 下, FSYNC 的上升沿会首先从时隙 0 数据开始数据传输。紧接着时隙 0 数据传输, 会按顺序传输剩余的时隙数据。FSYNC 和每个数据位 (TX_OFFSET 等于 0 时, 时隙 0 的 MSB 除外) 会在 BCLK 的上升沿传输。图 8-2 至图 8-3 显示了各种配置下 TDM 工作的协议时序。




图 8-2. 目标模式下的 TDM 模式协议时序 (MD0 对地短路, 阻抗为 4.7KΩ)




图 8-3. 控制器模式下的 TDM 模式协议时序 (MD0 短接至 AVDD, 阻值为 4.7KΩ)

为了使音频总线在 TDM 模式下正常工作, 每帧的位时钟数必须大于或等于活动输出通道数乘以输出通道数据的 32 位字长。器件在 SDOUT 上为额外的未使用位时钟周期发送零数据值。该器件支持 FSYNC 作为具有 1 周期宽位时钟的脉冲, 同时也支持倍数。

8.3.2.2 IC 间音频 (I²S) 接口

标准 I²S 协议仅针对两个通道进行定义: 左通道和右通道。在 I²S 模式下, 左时隙 0 的 MSB 会在 FSYNC 下降沿之后第二个周期中的 BCLK 下降沿上传输。右时隙 0 的 MSB 会在 FSYNC 上升沿之后第二个周期中的 BCLK 下降沿上传输。后续的每个数据位都在 BCLK 的下降沿传输。在主模式下, FSYNC 在 BCLK 的上升沿传输。图 8-4 和图 8-5 显示了在从器件和主器件工作模式下 I²S 工作的协议时序。




图 8-4. 目标模式下的 I²S 模式协议时序 (MD0 对地短路)




图 8-5. 控制器模式下的 I²S 协议时序 (MD0 短接至 AVDD)

为了使音频总线在 I²S 模式下正常工作，每帧的位时钟数必须大于或等于活动输出通道的数量（包括左右时隙）乘以输出通道数据的 32 位字长。器件 FSYNC 低电平脉冲必须是大于或等于活动左时隙数量乘以 32 位数据字长的 BCLK 周期数。同样，FSYNC 高电平脉冲必须是大于或等于活动右时隙数量乘以 32 位数据字长的 BCLK 周期数。器件在 SDOUT 上为额外的未使用位时钟周期发送零数据值。

8.3.3 锁相环 (PLL) 和时钟生成

该器件使用集成的低抖动锁相环 (PLL) 来生成 ADC 和 DAC 调制器和数字滤波器引擎以及其他控制块所需的内部时钟。

在目标工作模式下，该器件支持 (FSYNC 信号频率的) 各种输出数据采样速率和 BCLK 与 FSYNC 之比，以便在内部配置所有时钟分频器 (包括 PLL 配置)，而无需主机编程。表 8-4 和表 8-5 列出了支持的 FSYNC 和 BCLK 频率。

表 8-4. 支持的 FSYNC (48kHz 的倍数或约数) 和 BCLK 频率

BCLK 与 FSYNC 之比	BCLK (MHz)						
	FSYNC (8 kHz)	FSYNC (16 kHz)	FSYNC (24 kHz)	FSYNC (32 kHz)	FSYNC (48 kHz)	FSYNC (96 kHz)	FSYNC (192kHz)
16	保留	0.256	0.384	0.512	0.768	1.536	3.072
24	保留	0.384	0.576	0.768	1.152	2.304	4.608
32	0.256	0.512	0.768	1.024	1.536	3.072	6.144
48	0.384	0.768	1.152	1.536	2.304	4.608	9.216
64	0.512	1.024	1.536	2.048	3.072	6.144	12.288
96	0.768	1.536	2.304	3.072	4.608	9.216	18.432
128	1.024	2.048	3.072	4.096	6.144	12.288	24.576
192	1.536	3.072	4.608	6.144	9.216	18.432	保留
256	2.048	4.096	6.144	8.192	12.288	24.576	保留
384	3.072	6.144	9.216	12.288	18.432	保留	保留
512	4.096	8.192	12.288	16.384	24.576	保留	保留

表 8-5. 支持的 FSYNC (44.1kHz 的倍数或约数) 和 BCLK 频率

BCLK 与 FSYNC 之比	BCLK (MHz)						
	FSYNC (7.35 kHz)	FSYNC (14.7 kHz)	FSYNC (22.05 kHz)	FSYNC (29.4 kHz)	FSYNC (44.1 kHz)	FSYNC (88.2 kHz)	FSYNC (176.4 kHz)
16	保留	保留	0.3528	0.4704	0.7056	1.4112	2.8224
24	保留	0.3528	0.5292	0.7056	1.0584	2.1168	4.2336
32	保留	0.4704	0.7056	0.9408	1.4112	2.8224	5.6448
48	0.3528	0.7056	1.0584	1.4112	2.1168	4.2336	8.4672
64	0.4704	0.9408	1.4112	1.8816	2.8224	5.6448	11.2896
96	0.7056	1.4112	2.1168	2.8224	4.2336	8.4672	16.9344
128	0.9408	1.8816	2.8224	3.7632	5.6448	11.2896	22.5792
192	1.4112	2.8224	4.2336	5.6448	8.4672	16.9344	保留
256	1.8816	3.7632	5.6448	7.5264	11.2896	22.5792	保留
384	2.8224	5.6448	8.4672	11.2896	16.9344	保留	保留
512	3.7632	7.5264	11.2896	15.0528	22.5792	保留	保留

在控制器工作模式下，该器件使用 MD3 引脚 (作为系统时钟 CCLK) 作为基准输入时钟源。该器件支持使用 MD1 和 MD2 引脚配置的 $256 \times f_s$ 或 $128 \times f_s$ 或固定 48/44.1KSPS 或 96/88.2KSPS 系统时钟频率选项，因此可提供 FSYNC 选择的灵活性。表 8-6 显示了使用 MD1 和 MD2 引脚的控制器模式 FSYNC 和 BCLK 选择。

表 8-6. 控制器模式的系统时钟选择

MD1	MD2	系统时钟选择 (仅对主模式有效)
低电平	低电平	FSYNC = CCLK/256 I2S 模式 : $BCLK = 64 \cdot f_S$ TDM 模式 : 对于 $FSYNC \leq 96KSPS$, $BCLK = 128 \cdot f_S$ 对于 $FSYNC > 96KSPS$, $BCLK = 64 \cdot f_S$
低电平	高电平	FSYNC = CCLK/128 I2S 模式 : $BCLK = 64 \cdot f_S$ TDM 模式 : 对于 $FSYNC \leq 96KSPS$, $BCLK = 128 \cdot f_S$ 对于 $FSYNC > 96KSPS$, $BCLK = 64 \cdot f_S$
高电平	低电平	FSYNC = 96/88.2KSPS ; I2S 模式 : $BCLK = 64 \cdot f_S$ TDM 模式 : $BCLK = 128 \cdot f_S$
高电平	高电平	FSYNC = 48/44.1KSPS ; I2S 模式 : $BCLK = 64 \cdot f_S$ TDM 模式 : $BCLK = 128 \cdot f_S$

有关目标工作模式下的 MD1、MD2 和 MD3 引脚功能，请参阅表 8-2。

8.3.4 模拟输入输出配置

该器件支持使用高性能立体声 ADC 同时对多达两个通道进行录音。该器件包含两对模拟输入引脚 (INxP 和 INxM)，可通过设置 MD4 和 MD5 引脚配置为单端或差分输入模式。模拟引脚的输入源可以来自驻极体电容式模拟麦克风、微机电系统 (MEMS) 模拟麦克风，或来自系统板的线路输入 (辅助输入)。

语音或音频信号输入可以容性耦合 (交流耦合) 或直流耦合到器件。为了获得出色的失真性能，建议使用低电压系数电容器进行交流耦合。对于 INxP 或 INxM 引脚，TAC5242 的典型输入阻抗是 5kΩ。在交流耦合模式下，选择的耦合电容值必须确保由耦合电容器和输入阻抗形成的高通滤波器不影响信号内容。该耦合电容器必须在上电时充电至共模电压，然后才能开始进行正确录音。为了实现快速充电，该器件具有快速充电方案，可加快加电时耦合电容器的充电速度。使用 MD3 引脚和数字 HPF 来配置器件的快速充电时间。请参阅表 8-8，了解基于 MD3 引脚配置的快速充电时间。

该器件使用高性能立体声 DAC 支持两个通道的回放。该器件包含两对模拟输出引脚 (OUTxP 和 OUTxM)，可通过设置 MD4 和 MD5 引脚配置为单端或差分输入模式。这些通道的输入源来自 TDM/I2S。

表 8-7 显示了 MD4 和 MD5 配置所提供的模拟输入输出配置模式

表 8-7. 模拟输入输出配置

MD4	MD5	模拟输入配置	模拟输出配置
低	低	差分输入；仅交流耦合	差分输出；仅线路输出负载
低	高	差分输入；交流或直流耦合	差分输出；接收器或线路输出负载
高	低	INxP 上的单端输入	单端输出；仅线路输出
高	高	INxP 上的单端输入	伪差分输出；耳机或线路输出负载

8.3.5 基准电压

所有音频数据转换器都需要直流基准电压。TAC5242 通过在内部生成低噪声基准电压来实现低噪声性能。该基准电压由具有高 PSRR 性能的带隙电路生成。该音频转换器基准电压必须在 VREF 引脚与模拟地 (AVSS) 之间使用一个最低 $1\mu\text{F}$ 的电容器从外部进行滤波。该基准电压 VREF 的值设置为 2.75V，从而可支持 $2V_{\text{RMS}}$ 差分满量程输入和连接至器件的 $2V_{\text{RMS}}$ 差分满量程输出。该 VREF 电压所需的最小 AVDD 电压为 3V。请勿将任何外部负载连接到 VREF 引脚。

8.3.6 ADC 信号链

TAC5242 ADC 信号链由超低噪声、高性能和低功耗的模拟块以及高度灵活的可编程数字处理块组成。高性能和灵活性与集成的低噪声立体声 DAC 和紧凑封装相结合，使得 TAC5242 针对需要低噪声多通道音频录制和回放的各种终端设备应用进行了优化。图 8-6 显示了一个针对 TAC5242 的概念方框图，其中突出显示了信号链中使用的各种构建块以及这些块在信号链中的交互方式。




图 8-6. ADC 信号链处理流程图

TAC5242 中的 ADC 前端噪声非常低，并具有 118dB 的动态范围性能。这使 TAC5242 能够在安静和嘈杂的环境中以极高的保真度录制远场音频信号。此外，ADC 架构具有固有的抗混叠滤波功能，能够很好地抑制多个调制器频率分量附近的带外频率噪声。因此，该器件可在 ADC 采样期间防止噪声混叠到音频频带中。此外，在信号链中，集成的高性能多级数字抽取滤波器会通过高阻带衰减来急剧削减任何带外频率噪声。TAC5242 在控制器和目标工作模式下均支持高达 192KSPS 的采样速率。

8.3.6.1 数字高通滤波器

为了去除直流偏移分量并衰减录音数据中不需要的低频噪声成分，该器件支持可配置的高通滤波器 (HPF)，其 -3dB 截止频率为 $0.000021 \times f_s$ 或 $0.00025 \times f_s$ 。HPF 不是独立于通道的滤波器，而是全局适用于所有 ADC 通道。该 HPF 使用一阶无限脉冲响应 (IIR) 滤波器构建，并具有足够高的效率来滤除信号中可能的直流分量。此配置仅在 I2S 或 LJJ 目标工作模式下可用。在目标 TDM 工作模式下，MD3 用于设置输入和输出数据流的时隙。有关菊花链功能的更多详细信息，请参阅相关部分。在控制器模式下，MD3 用作 CCLK 输入，HPF 默认设置为 $0.000021 \times f_s$ 。此外，由于数字低频滤波器还需要更高容值的电容以在截止频率下实现低压降，因此该器件还可以通过此配置调整快速充电时间以及 HPF 截止频率。表 8-8 显示了 MD3 配置和 -3dB 截止频率值以及快速充电时间。

表 8-8. HPF 截止频率值

MD3	-3dB 截止频率值	快速充电时间	48kHz 采样速率下截止频率为 -3dB
低	$0.000021 \times f_s$	50ms	1Hz
高	$0.00025 \times f_s$	12.5ms	12Hz

8.3.6.2 可配置数字抽取滤波器

器件录音通道包括一个内置的高动态范围数字抽取滤波器，用于处理来自多位 Δ - Σ 调制器的过采样数据，从而以与 FSYNC 速率相同的奈奎斯特采样速率生成数字数据。该器件中的抽取滤波器具有线性相位响应，因此适用于各种音频应用。

8.3.6.2.1 线性相位滤波器

线性相位抽取滤波器是器件设置的默认滤波器，可用于需要在滤波器通带规格范围内具有良好线性相位和零相位偏差的所有应用。本节列出了所有受支持输出采样速率的滤波器性能规格和各种图。

8.3.6.2.1.1 采样速率：16kHz 或 14.7kHz

图 8-7 和图 8-8 分别展示了采样速率为 16kHz 或 14.7kHz 时抽取滤波器的幅度响应和通带纹波。表 8-9 列出了采样速率为 16kHz 或 14.7kHz 时抽取滤波器的规格。




图 8-7. 线性相位抽取滤波器幅度响应




图 8-8. 线性相位抽取滤波器通带纹波

表 8-9. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_s$	-0.05		0.05	dB
阻带衰减	频率范围为 $0.6 \times f_s$ 至 $4 \times f_s$	80.2			dB
	频率范围为 $4 \times f_s$ 以上	84.7			
群延迟或延时	频率范围为 0 至 $0.454 \times f_s$		16.1		$1/f_s$

8.3.6.2.1.2 采样速率：24kHz 或 22.05kHz

图 8-9 和图 8-10 分别展示了采样速率为 24kHz 或 22.05kHz 时抽取滤波器的幅度响应和通带纹波。表 8-10 列出了采样速率为 24kHz 或 22.05kHz 时抽取滤波器的规格。




图 8-9. 线性相位抽取滤波器幅度响应




图 8-10. 线性相位抽取滤波器通带纹波

表 8-10. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_s$	-0.05		0.05	dB
阻带衰减	频率范围为 $0.6 \times f_s$ 至 $4 \times f_s$	80.6			dB
	频率范围为 $4 \times f_s$ 以上	92.9			
群延迟或延时	频率范围为 0 至 $0.454 \times f_s$		14.7		$1/f_s$

8.3.6.2.1.3 采样速率：32kHz 或 29.4kHz

图 8-11 和图 8-12 分别展示了采样速率为 32kHz 或 29.4kHz 时抽取滤波器的幅度响应和通带纹波。表 8-11 列出了采样速率为 32kHz 或 29.4kHz 时抽取滤波器的规格。




图 8-11. 线性相位抽取滤波器幅度响应




图 8-12. 线性相位抽取滤波器通带纹波

表 8-11. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_s$	-0.05		0.05	dB
阻带衰减	频率范围为 $0.6 \times f_s$ 至 $4 \times f_s$	80.6			dB
	频率范围为 $4 \times f_s$ 以上	92.9			
群延迟或延时	频率范围为 0 至 $0.454 \times f_s$		14.7		$1/f_s$

8.3.6.2.1.4 采样速率：48kHz 或 44.1kHz

图 8-13 和图 8-14 分别展示了采样速率为 48kHz 或 44.1kHz 时抽取滤波器的幅度响应和通带纹波。表 8-12 列出了采样速率为 48kHz 或 44.1kHz 时抽取滤波器的规格。




图 8-13. 线性相位抽取滤波器幅度响应




图 8-14. 线性相位抽取滤波器通带纹波

表 8-12. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_s$	-0.052		0.05	dB
阻带衰减	频率范围为 $0.58 \times f_s$ 至 $4 \times f_s$	82.2			dB
	频率范围为 $4 \times f_s$ 以上	97.9			
群延迟或延时	频率范围为 0 至 $0.454 \times f_s$		17.0		$1/f_s$

8.3.6.2.1.5 采样速率：96kHz 或 88.2kHz

图 8-15 和图 8-16 分别展示了采样速率为 96kHz 或 88.2kHz 时抽取滤波器的幅度响应和通带纹波。表 8-13 列出了采样速率为 96kHz 或 88.2kHz 时抽取滤波器的规格。




图 8-15. 线性相位抽取滤波器幅度响应




图 8-16. 线性相位抽取滤波器通带纹波

表 8-13. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_S$	-0.05		0.058	dB
阻带衰减	频率范围为 $0.58 \times f_S$ 至 $4 \times f_S$	82.2			dB
	频率范围为 $4 \times f_S$ 以上	96.9			
群延迟或延时	频率范围为 0 至 $0.454 \times f_S$		16.9		$1/f_S$

8.3.7 DAC 信号链

图 8-17 显示了回放信号链的关键元件。




图 8-17. DAC 信号链处理流程图

DAC 信号链为低噪声和高保真音频应用提供高度灵活的低噪声回放路径。这款低噪声和低失真、多位 Δ - Σ DAC 使 TAC5242 能够以非常低的功耗实现 120dB 动态范围。此外，DAC 架构具有固有的抗混叠滤波功能，能够很好地抑制多个调制器频率分量附近的带外频率噪声。因此，该器件可防止噪声混叠到音频频带中。TAC5242 还集成了高性能多级数字内插滤波器，该滤波器会通过高阻带衰减来急剧削减任何带外频率噪声。

8.3.7.1 可配置数字内插滤波器

器件回放通道包括高动态范围、内置数字内插滤波器，用于处理输入数据流，从而为多位 Δ - Σ 调制器生成数字数据流。器件中的内插滤波器是线性相位，因此适用于各种音频应用。下一节介绍了不同采样速率下的滤波器响应。

8.3.7.1.1 线性相位滤波器

线性相位内插滤波器是器件设置的默认滤波器，可用于需要在滤波器通带规格范围内具有良好线性相位和零相位偏差的所有应用。本节列出了所有受支持输出采样速率的滤波器性能规格和各种图。

8.3.7.1.1.1 采样速率：16kHz 或 14.7kHz

图 8-18 和图 8-19 分别展示了采样速率为 16kHz 或 14.7kHz 时内插滤波器的幅度响应和通带纹波。表 8-14 列出了采样速率为 16kHz 或 14.7kHz 时内插滤波器的规格。




图 8-18. 线性相位内插滤波器幅度响应




图 8-19. 线性相位内插滤波器通带纹波

表 8-14. 线性相位内插滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_s$	-0.17		0.03	dB
阻带衰减	频率范围为 $0.6 \times f_s$ 至 $4 \times f_s$	80.4			dB
	频率范围为 $4 \times f_s$ 至 $7.43 \times f_s$	86.9			
群延迟或延时	频率范围为 0 至 $0.454 \times f_s$		16.0		$1/f_s$

8.3.7.1.1.2 采样速率：24kHz 或 22.05kHz

图 8-20 和图 8-21 分别展示了采样速率为 24kHz 或 22.05kHz 时内插滤波器的幅度响应和通带纹波。表 8-15 列出了采样速率为 24kHz 或 22.05kHz 时内插滤波器的规格。




图 8-20. 线性相位内插滤波器幅度响应




图 8-21. 线性相位内插滤波器通带纹波

表 8-15. 线性相位内插滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_s$	-0.05		0.03	dB
阻带衰减	频率范围为 $0.58 \times f_s$ 至 $4 \times f_s$	81.9			dB
	频率范围为 $4 \times f_s$ 至 $15.42 \times f_s$	87.6			
群延迟或延时	频率范围为 0 至 $0.454 \times f_s$		17.6		$1/f_s$

8.3.7.1.1.3 采样速率：32kHz 或 29.4kHz

图 8-22 和图 8-23 分别展示了采样速率为 32kHz 或 29.4kHz 时内插滤波器的幅度响应和通带纹波。表 8-16 列出了采样速率为 32kHz 或 29.4kHz 时内插滤波器的规格。




图 8-22. 线性相位内插滤波器幅度响应




图 8-23. 线性相位内插滤波器通带纹波

表 8-16. 线性相位内插滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_S$	-0.05		0.03	dB
阻带衰减	频率范围为 $0.586 \times f_S$ 至 $4 \times f_S$	81.9			dB
	频率范围为 $4 \times f_S$ 至 $15.42 \times f_S$	87.6			
群延迟或延时	频率范围为 0 至 $0.454 \times f_S$		17.6		$1/f_S$

8.3.7.1.1.4 采样速率：48kHz 或 44.1kHz

图 8-24 和图 8-25 分别展示了采样速率为 48kHz 或 44.1kHz 时内插滤波器的幅度响应和通带纹波。表 8-17 列出了采样速率为 48kHz 或 44.1kHz 时内插滤波器的规格。




图 8-24. 线性相位内插滤波器幅度响应




图 8-25. 线性相位内插滤波器通带纹波

表 8-17. 线性相位内插滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_S$	-0.08		0.02	dB
阻带衰减	频率范围为 $0.585 \times f_S$ 至 $4 \times f_S$	82.0			dB
	频率范围为 $4 \times f_S$ 至 $7.42 \times f_S$ 以上	89.0			
群延迟或延时	频率范围为 0 至 $0.454 \times f_S$		17.3		$1/f_S$

8.3.7.1.1.5 采样速率：96kHz 或 88.2kHz

图 8-26 和图 8-27 分别展示了采样速率为 96kHz 或 88.2kHz 时内插滤波器的幅度响应和通带纹波。表 8-18 列出了采样速率为 96kHz 或 88.2kHz 时内插滤波器的规格。




图 8-26. 线性相位内插滤波器幅度响应




图 8-27. 线性相位内插滤波器通带纹波

表 8-18. 线性相位内插滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.452 \times f_S$	-0.2		0.04	dB
阻带衰减	频率范围为 $0.58 \times f_S$ 至 $3.42 \times f_S$	82.4			dB
群延迟或延时	频率范围为 0 至 $0.454 \times f_S$		16.7		$1/f_S$

8.3.7.1.1.6 采样速率：384kHz 或 352.8kHz

图 8-28 和图 8-29 分别展示了采样速率为 384kHz 或 352.8kHz 时内插滤波器的幅度响应和通带纹波。表 8-19 列出了采样速率为 384kHz 或 352.8kHz 时内插滤波器的规格。




图 8-28. 线性相位内插滤波器幅度响应




图 8-29. 线性相位内插滤波器通带纹波

表 8-19. 线性相位内插滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.245 \times f_S$	-0.03		0.67	dB
阻带衰减	频率范围为 $0.391 \times f_S$ 至 $1.61 \times f_S$	77.6			dB
群延迟或延时	频率范围为 0 至 $0.212 \times f_S$		10.7		$1/f_S$

8.4 器件功能模式

8.4.1 工作模式

当 AVDD 和 IOVDD 可用时，器件会在工作模式下唤醒。在为器件启用时钟之前，为器件所需的工作模式配置所有硬件控制引脚 (MD0、MD1、MD2、MD3、MD4 和 MD5)。

在工作模式下，如果音频时钟可用，则器件会自动为所有 ADC 和 DAC 通道加电并开始通过音频串行接口发送和播放数据。如果时钟停止，则器件会自动关闭 ADC 和 DAC 通道。

9 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不承担其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

9.1 应用信息

TAC5242 是一款立体声、高性能音频编解码器，支持高达 192kHz 的采样速率。可以通过控制引脚 MD0 至 MD5 来配置该器件，并且该器件可以支持 1.8V/3.3V AVDD 以及灵活的 I2S/TDM/LJF 数字接口。该器件支持立体声、高动态范围 ADC，具有差分输入和单端输入支持以及 2 通道差分、单端或伪差分输出，具有耳机和线路输出驱动功能选项。

9.2 典型应用

9.2.1 应用

图 9-1 显示了 TAC5242 在 I²S 目标音频数据目标接口中使用两通道线路输出运行的应用的典型配置。为了获得出色的失真性能，请使用具有低电压系数的输入交流耦合电容器。




图 9-1. 目标 I2S 模式下具有立体声线路输出的立体声 MEMS 麦克风方框图

9.2.2 设计要求

表 9-1 列出了此应用的设计参数。

表 9-1. 设计参数

参数	值
AVDD	3.3V

表 9-1. 设计参数 (续)

参数	值
IOVDD	1.2V、1.8V 或 3.3V
AVDD 电源电流消耗	待定
IOVDD 电源电流消耗	待定
最大 MICBIAS 电流	5mA
OUT1M、OUT1P、OUT2M、OUT2P 上的负载	>600Ω

9.2.3 详细设计过程

本节介绍了为此特定应用配置 TAC5242 的必要步骤。

- 为器件通电：
 - 为 IOVDD 和 AVDD 电源加电
 - 等待至少 1ms，让器件初始化内部寄存器。
 - 器件现在进入睡眠模式（低功耗模式 < 10μA）
- 根据系统要求配置模式引脚：
 - 通过上拉至 AVDD 或下拉至 VSS 来选择 ASI 模式；MD0 引脚。对于此用例，应将 MD0 接地。
 - 根据所需配置在 MD1 至 MD5 引脚上拉至 IOVDD 或下拉至 VSS。对于此用例，所有引脚均接地。
- 应用 ASI 时钟将唤醒器件（BCLK 和 FSYNC）
- 要将器件重新置于睡眠模式，请停止时钟：
 - 等待至少 100ms，让器件完成内部关断序列
 - 根据要求将 MD0 更改为 MD5 来更改模式配置
- 根据模式转换要求，重复步骤 3 和步骤 4

10 电源相关建议

IOVDD 和 AVDD 电源轨之间的电源序列可以按任何顺序应用。然而，只有当所有模式引脚都稳定后，才可以启动时钟来初始化器件。

对于电源上电要求， t_1 、 t_2 和 t_3 必须至少为 2ms 才能让器件初始化内部寄存器。有关器件电源稳定至建议的工作电压电平后，该器件如何在各种模式下运行的详细信息，请参阅 [节 8.4](#)。对于电源断电要求， t_4 、 t_5 和 t_6 必须至少为 10ms。该时序（如图 10-1 所示）允许器件慢慢降低录音数据的音量，关闭模拟和数字块，以及将器件置于低功耗模式。




图 10-1. 电源时序要求时序图

确保电源斜坡速率低于 $0.1\text{V}/\mu\text{s}$ ，并且断电和上电事件之间的等待时间至少为 100ms。

TAC5242 通过集成片上数字稳压器 DREG 和模拟稳压器 AREG，支持单 AVDD 电源运行。

11 器件和文档支持

TI 提供大量的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

11.1 文档支持

11.1.1 相关文档

11.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

11.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

11.4 商标

TI E2E™ is a trademark of Texas Instruments.
所有商标均为其各自所有者的财产。

11.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

11.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

12 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	说明
December 2023	*	初始发行版


13 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

RGE0024N

PACKAGE OUTLINE VQFN - 1 mm max height

PLASTIC QUAD FLATPACK-NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

VQFN - 1 mm max height

RGE0024N

PLASTIC QUAD FLATPACK-NO LEAD



NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RGE0024N

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK-NO LEAD



**SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL**

EXPOSED PAD
78% PRINTED COVERAGE BY AREA
SCALE: 18X

4224736/A 12/2018

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
XTAC5242IRGER	ACTIVE	VQFN	RGE	24	3000	TBD	Call TI	Call TI	-40 to 125		Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBsolete: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

RGE 24

GENERIC PACKAGE VIEW

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4204104/H

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024，德州仪器 (TI) 公司