


LV14340 40V、3.5A、2MHz 降压转换器

1 特性

- 推出的新产品：
 - LMR51440 4V 至 36V、4A、200kHz 至 1.1MHz 同步转换器
- 用于加快上市速度：
 - TLVM13640 3V 至 36V、4A、200kHz 至 2.2MHz 电源模块
- 4V 至 40V 输入范围
- 3.5A 持续输出电流
- 100mΩ 高侧 MOSFET
- 最短导通时间：100ns
- 电流模式控制
- 可调节开关频率范围为 200kHz 至 2MHz
- 与外部时钟频率同步
- 内置补偿功能，便于使用
- 支持高占空比运行
- 精密使能输入
- 1μA 关断电流
- 过热保护、过压保护和短路保护
- 采用 PowerPAD™ 的 8 引脚 SOIC 封装

2 应用

- 汽车电池稳压
- 工业电源
- 电信和数据通信系统
- 电池供电型系统



3 说明


LV14340 器件是一款 40V、3.5A 降压稳压器，集成了一个高侧 MOSFET。该器件具有 4V 至 40V 的宽输入范围，适用于从工业到汽车各类应用中非稳压电源的电源调节。该稳压器的可调开关频率范围较宽，这使得效率或外部元件尺寸能够得到优化。内部环路补偿意味着用户不用承担设计环路补偿组件的枯燥工作。该特性还能够以尽可能地减少器件的外部元件数。利用精密使能端输入可以简化稳压器控制和系统电源时序。该器件还内置多种保护特性：逐周期电流限制保护、应对功耗过大的热感测和热关断保护，以及输出过压保护。

LV14340 采用焊盘外露的 8 引脚 HSOIC 封装，可实现低热阻。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
LV14340	DDA (SOIC, 8)	4.90mm × 6.00mm

- 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
- 封装尺寸 (长 x 宽) 为标称值，并包括引脚 (如适用)。



D001



内容

1 特性	1	7.2 功能模块图	10
2 应用	1	7.3 特性说明	10
3 说明	1	7.4 器件功能模式	15
4 修订历史记录	2	8 应用和实施	17
5 引脚配置和功能	3	8.1 应用信息	17
6 规格	4	8.2 典型应用	17
6.1 绝对最大额定值.....	4	8.3 电源相关建议	22
6.2 ESD 等级.....	4	8.4 布局	22
6.3 建议运行条件.....	4	9 器件和文档支持	24
6.4 热性能信息.....	5	9.1 接收文档更新通知	24
6.5 电气特性.....	5	9.2 支持资源	24
6.6 开关特性.....	6	9.3 商标	24
6.7 典型特性.....	7	9.4 静电放电警告	24
7 详细说明	9	9.5 术语表	24
7.1 概述.....	9	10 机械、封装和可订购信息	25

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (September 2018) to Revision B (July 2023)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 添加了 LMR51440 和 TLVM13640 的链接.....	1
• 首次公开发布.....	1
• 根据当前标准更新了 <i>封装信息</i> 表.....	1
• 根据最新标准更新了 <i>ESD 等级</i>	4
• 添加了 <i>器件功能模式</i> 部分.....	15
• 添加了 9.1 部分和 9.2 部分.....	24

Changes from Revision * (June 2015) to Revision A (September 2018)	Page
• 从器件型号中删除了 S.....	1

5 引脚配置和功能




图 5-1. DDA 封装 8 引脚 SOIC 俯视图

表 5-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
BOOT	1	P	高侧 MOSFET 驱动器的自举电容连接。在 BOOT 和 SW 之间连接一个优质 0.1 μ F 电容。
VIN	2	P	连接到电源和旁路电容 C_{IN} 。从 VIN 引脚到高频旁路 C_{IN} 和 GND 的路径必须尽可能短。
EN	3	A	使能引脚，具有内部上拉电流源。拉至 1.2V 以下可禁用器件。悬空或连接到 VIN 可启用器件。可通过两个电阻调节输入欠压锁定。请参阅 使能和可调欠压锁定 。
RT/SYNC	4	A	电阻时序或外部时钟输入。当使用外部接地电阻设置开关频率时，内部放大器将该引脚保持为固定电压。如果该引脚拉至超出 PLL 上限阈值，则模式发生变化，引脚变为同步输入。内部放大器禁用，引脚呈现为内部 PLL 的高阻抗时钟输入。如果时钟边沿停止，内部放大器将重新使能，并且工作模式会恢复为通过电阻进行频率编程。
FB	5	A	反馈输入引脚。连接到反馈分压器以设置 V_{OUT} 。在运行期间，请勿使该引脚发生接地短路。
SS	6	A	软启动控制引脚。连接到电容器以设置软启动时间。
GND	7	G	系统接地引脚
SW	8	P	稳压器的开关输出。内部连接到低侧功率 MOSFET。连接到功率电感。
散热焊盘	9	G	裸片的主要热耗散途径。必须连接到 PCB 上的接地层。

(1) A = 模拟，P = 电源，G = 地

6 规格

6.1 绝对最大额定值

在推荐的 -40°C 到 125°C 工作结温范围内测得 (除非另外说明) ⁽¹⁾

		最小值	最大值	单位
输入电压	VIN, EN 至 GND	-0.3	44	V
	BOOT 至 GND	-0.3	49	
	SS 至 GND	-0.3	5	
	FB 至 GND	-0.3	7	
	RT/SYNC 至 GND	-0.3	3.6	
输出电压	BOOT 至 SW		6.5	V
	SW 至 GND	-3	44	
结温, T _J		-40	150	°C
贮存温度, T _{stg}		-65	150	°C

(1) 应力超出绝对最大额定值下列出的值可能会对器件造成永久损坏。这些列出的值仅仅是应力等级, 这并不表示器件在这些条件下以及在建议的工作条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

6.2 ESD 等级

参数	说明		值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准, 所有引脚 ⁽¹⁾	±2000	V
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101, 所有引脚 ⁽²⁾	±500	

(1) JEDEC 文件 JEP155 指出: 500V HBM 可实现在标准 ESD 控制流程下安全生产。

(2) JEDEC 文件 JEP157 指出: 250V CDM 可实现在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在建议的 -40°C 到 125°C 工作结温范围内测得 (除非另外说明)

		最小值	最大值	单位
降压稳压器	VIN	4	40	V
	VOUT	0.8	32	
	BOOT		45	
	SW	-1	40	
	FB	0	5	
控制	EN	0	40	V
	RT/SYNC	0	3.3	
	SS	0	3	
频率	RT 模式下的开关频率范围	200	2000	kHz
	SYNC 模式下的开关频率范围	250	2000	
温度	运行结温, T _J	-40	125	°C

6.4 热性能信息

热指标 ⁽¹⁾		LV14340	单位
		DDA	
		8 引脚	
$R_{\theta JA}$	结到外部热阻 ⁽²⁾	42.5	°C/W
ψ_{JT}	结至顶部特征参数	9.9	
ψ_{JB}	结至电路板特征参数	25.4	
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	56.1	
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	3.8	
$R_{\theta JB}$	结至电路板热阻	25.5	

(1) 更多有关新旧热指标的信息, 请参阅 [IC 封装热指标应用报告](#)。

(2) 特定环境温度 T_A 下的额定功率必须使用 125°C 的最大结温 (T_J) 来确定, 详见“建议运行条件”部分。

6.5 电气特性

最大/最小限制适用于推荐的 -40°C 至 +125°C 工作结温范围 (T_J) (除非另外说明)。最小和最大限制经过测试、设计和统计相关性分析确定。典型值表示 $T_J = 25^\circ\text{C}$ 条件下最有可能达到的参数标准, 仅供参考。除非另有说明, 否则以下条件适用: $V_{IN} = 4.0\text{V}$ 至 40V

参数		测试条件	最小值	典型值	最大值	单位
电源电压 (VIN 引脚)						
VIN	工作输入电压		4		40	V
UVLO	欠压锁定阈值	上升阈值	3.5	3.7	3.9	V
		Hysteresis		285		mV
ISHDN	关断电源电流	VEN = 0V , TJ = 25°C , 4.0V ≤ VIN ≤ 40V		1.0	3.0	μ A
IQ	静态工作电流 (非开关状态)	VFB = 1.0V , TJ = 25°C		300		μ A
使能 (EN 引脚)						
VEN_TH	EN 阈值电压		1.05	1.20	1.38	V
IEN_PIN	EN 引脚电流	使能阈值 +50mV		-4.6		μ A
		使能阈值 -50mV		-1.0		
IEN_HYS	EN 迟滞电流			-3.6		μ A
外部软启动						
ISS	SS 引脚电流	TJ = 25°C		-3.0		μ A
电压基准 (FB 引脚)						
VFB	反馈电压	TJ = 25°C	0.744	0.750	0.756	V
		TJ = - 40°C 至 125°C	0.735	0.750	0.765	V
高侧 MOSFET						
RDS_ON	导通电阻	VIN = 12V , BOOT 至 SW = 5.8V		100	180	m Ω
高侧 MOSFET 电流限制						
ILIMIT	电流限值	VIN = 12V , TJ = - 40°C 至 125°C , 开环	4.4	5.5	6.6	A
热性能						
TSHDN	热关断阈值			170		°C
THYS	磁滞			12		

6.6 开关特性

在建议的 -40°C 到 125°C 工作结温范围内测得 (除非另外说明)

参数	测试条件	最小值	典型值	最大值	单位
f_{SW} 开关频率	$R_T = 49.9k\Omega$, 1% 精度	400	500	600	kHz
V_{SYNC_HI} SYNC 时钟高电压阈值		1.7			V
V_{SYNC_LO} SYNC 时钟低电压阈值				0.5	
T_{SYNC_MIN} 最小 SYNC 输入脉冲宽度	在 500kHz 时测得, $V_{SYNC_HI} > 3V$, $V_{SYNC_LO} < 0.3V$		30		ns
T_{LOCK_IN} PLL 锁定时间	在 500kHz 时测得		100		μs
T_{ON_MIN} 最短可控导通时间	$V_{IN} = 12V$, BOOT 至 SW = 5.8V, $I_{Load} = 1A$		100		ns
D_{MAX} 最大占空比	$f_{SW} = 200kHz$		97%		

6.7 典型特性

除非另有说明，否则以下条件适用： $V_{IN} = 12V$ ， $f_{SW} = 500kHz$ ， $L = 5.6\mu H$ ， $C_{OUT} = 47\mu F \times 2$ ， $T_A = 25^\circ C$ 。




图 6-1. 效率与负载电流间的关系




图 6-2. 效率与负载电流间的关系




图 6-3. 效率与负载电流间的关系




图 6-4. 效率与负载电流间的关系




图 6-5. 负载调节




图 6-6. 频率与 V_{FB} 间的关系

6.7 典型特性 (continued)

除非另有说明，否则以下条件适用： $V_{IN} = 12V$ ， $f_{SW} = 500kHz$ ， $L = 5.6\mu H$ ， $C_{OUT} = 47\mu F \times 2$ ， $T_A = 25^\circ C$ 。




图 6-7. 压降曲线




图 6-8. 压降曲线




图 6-9. 压降曲线




图 6-10. 压降曲线




图 6-11. 关断电流




图 6-12. UVLO 阈值

7 详细说明

7.1 概述


LV14340 稳压器是一款简单易用的直流/直流降压转换器，可在 4.0V 到 40V 的电源电压范围内工作。该器件集成了 100mΩ（典型值）高侧 MOSFET，能够以非常小的解决方案尺寸提供高达 3.5A 的直流负载电流，并具有出色的效率和热性能。在空载条件下（不进行开关），工作电流通常为 300 μA。该器件禁用后，电源电流通常为 1 μA。该器件的扩展系列产品采用引脚对引脚兼容封装方式，可提供 2A 和 5A 负载选项。

LV14340 实现了恒定频率峰值电流模式控制，并在轻负载条件下以脉冲跳跃模式运行，以实现高效率。该器件具有内部补偿功能，可节省设计时间并减少外部元件数量。开关频率可通过外部电阻 R_T 在 200kHz 至 2MHz 之间进行编程。LV14340 还能够与 250kHz 至 2MHz 频率范围内的外部时钟同步，从而对该器件进行优化，以在较高频率下适应小布板空间或在较低频率下实现高效电源转换。

为满足更全面的系统要求，该器件还包含其他可选功能，其中包括精密使能、可调软启动时间，以及由 BOOT 电容器充电电路实现的约 97% 占空比。这些功能为广泛的应用提供了一个灵活且易于使用的平台。保护特性包括以下几项：

- 过热关断
- V_{OUT} 过压保护 (OVP)
- V_{IN} 欠压锁定 (UVLO)
- 逐周期电流限制
- 具有频率折返功能的短路保护

7.2 功能模块图



7.3 特性说明

7.3.1 固定频率峰值电流模式控制

LV14340 的以下运行说明涉及 [节 7.2](#) 和 [图 7-1](#) 中的波形。LV14340 输出电压通过在受控导通时间内导通高侧 N-MOSFET 来进行调节。在高侧开关导通期间，SW 引脚电压上升至约 V_{IN} ，电感电流 i_L 以线性斜率 $(V_{IN} - V_{OUT})/L$ 增加。当高侧开关关断时，电感电流通过续流二极管以斜率 $-V_{OUT}/L$ 放电。降压转换器的控制参数定义如下：

$$\text{占空比 } D = t_{\text{ON}} / T_{\text{SW}} \quad (1)$$

其中

- t_{ON} 是高侧开关导通时间
- T_{SW} 是开关周期

该稳压器控制环路通过调整占空比 D 来维持恒定的输出电压。在理想降压转换器中, $D = V_{OUT} / V_{IN}$, 其中损耗可忽略不计, D 与输出电压成正比, 与输入电压成反比。




图 7-1. 连续导通模式 (CCM) 下的 SW 节点和电感器电流波形

LV14340 采用固定频率峰值电流模式控制。它使用电压反馈环路并基于失调电压通过调节峰值电流响应来获得精确的直流电压调节。通过检测高侧开关的峰值电感电流，并与峰值电流进行比较来控制高侧开关的导通时间。电压反馈环路具有内部补偿功能，需要的外部元件更少，因此易于设计。电压反馈环路还可以在与几乎任何输出电容器组合搭配使用时稳定运行。正常负载条件下，稳压器以固定开关频率工作。在极轻负载条件下，LV14340 以脉冲跳跃模式运行，以保持高效率，并且开关频率会随着负载电流的减小而降低。

7.3.2 斜率补偿

LV14340 为 MOSFET 开关电流检测信号加上了补偿斜坡。此斜坡补偿防止在占空比大于 50% 时发生次谐波振荡。高侧开关的峰值电流限制不受斜率补偿影响，在整个占空比范围内保持恒定。

7.3.3 脉冲跳跃模式

LV14340 在轻负载电流条件下以脉冲跳跃模式 (PSM) 运行，从而通过减少开关损耗和栅极驱动损耗来提高效率。如果输出电压处于稳压范围内，并且任一开关周期结束时的峰值开关电流低于 300mA 的电流阈值，则器件进入 PSM 模式。PSM 电流阈值是与 400mV 标称内部 COMP 电压相对应的峰值开关电流电平。

处于 PSM 模式时，内部 COMP 电压被钳位在 400mV，高侧 MOSFET 被抑制，并且器件消耗约 120 μA 输入静态电流。由于器件不进行开关，因此输出电压开始衰减。电压控制环路通过增大内部 COMP 电压来响应输出电压的下降。当误差放大器将内部 COMP 电压提升至 400mV 以上时，高侧 MOSFET 会启用，并且开关将恢复。输出电压恢复到稳压值，内部 COMP 电压最终降至 PSM 阈值以下，此时器件再次进入 PSM。

7.3.4 低压降操作和自举电压 (BOOT)

LV14340 具有集成的自举稳压器。BOOT 引脚和 SW 引脚之间的小电容器为高侧 MOSFET 提供栅极驱动电压。当高侧 MOSFET 关断而且外部低侧二极管导通时，BOOT 电容器充电。BOOT 电容的建议值是 0.1 μF。TI 推荐使用电介质等级为 X7R 或 X5R、额定电压为 16V 或更高的陶瓷电容，以在整个温度和电压范围内保证稳定的性能。

当从输入到输出具有低压差的条件下运行时，LV14340 的高侧 MOSFET 以大约 97% 的占空比运行。当高侧 MOSFET 持续导通五个或六个开关周期（频率低于 1MHz 时为五个或六个开关周期，而频率高于 1MHz 时则为 10 个或 11 个开关周期），并且从 BOOT 到 SW 的电压降至 3.2V 以下时，高侧 MOSFET 关断，且集成式低侧 MOSFET 将 SW 拉至低电平，从而为 BOOT 电容器充电。

由于 BOOT 电容器提供的栅极驱动电流很小，因此高侧 MOSFET 可以在许多开关周期内保持导通，然后 MOSFET 会关断以刷新该电容器。因此，开关稳压器的有效占空比可能很高，接近 97%。压降期间转换器的有效占空比主要受以下因素影响：

- 功率 MOSFET 两端的压降
- 电感器电阻

- 低侧二极管电压
- 印刷电路板电阻

7.3.5 可调节输出电压

内部电压基准在工作温度范围内产生精确的 0.75V (典型值) 电压基准。输出电压通过输出电压和 FB 引脚间的电阻分压器进行设置。TI 建议使用容差为 1% 或更佳、温度系数为 100ppm 或更低的分压电阻。根据所需的分压器电流选择合适的低侧电阻值 R_{FBB} ，并使用 [方程式 2](#) 来计算高侧 R_{FBT} 。较大阻值的分压电阻器有利于在轻负载条件下提高效率。不过，如果值太大，稳压器更容易受到噪声的影响，并且 FB 输入电流产生的电压误差也很明显。对于大多数应用，TI 推荐的 R_{FBB} 范围为 10k Ω 至 100k Ω 。




图 7-2. 输出电压设置

$$R_{FBT} = \frac{V_{OUT} - 0.75}{0.75} R_{FBB} \quad (2)$$

7.3.6 使能和可调欠压锁定

当 V_{IN} 引脚电压上升到 3.7V (典型值) 以上且 EN 引脚电压超过 1.2V (典型值) 的使能阈值时，LV14340 将启用。当 V_{IN} 引脚电压降至 3.42V (典型值) 或 EN 引脚电压低于 1.2V 时，LV14340 将禁用。EN 引脚有一个内部上拉电流源 (通常 $I_{EN} = 1 \mu A$)，这可以在 EN 引脚悬空时支持 LV14340 的运行。

通过采用使能分压器 R_{ENT} 和 R_{ENB} (如图 7-3 所示)，可以为该级建立精密的系统 UVLO 电平，许多应用都将因此受益。系统 UVLO 可用于由市电和电池供电运行的电源。它可用于时序控制，确保可靠运行或电源保护 (如电池)。此外，还可使用外部逻辑信号来驱动 EN 输入实现系统定序和保护。

当 EN 端子电压超过 1.2V 时，EN 端子会提供额外的迟滞电流 (通常 $I_{HYS} = 3.6 \mu A$)。当 EN 端子被拉至 1.2V 以下时， I_{HYS} 电流将消失。这一额外的电流有助于实现可调输入电压 UVLO 迟滞。可以使用 [方程式 3](#) 和 [方程式 4](#) 来计算 R_{ENT} 和 R_{ENB} ，从而获得所需的 UVLO 迟滞电压。




图 7-3. 由使能分压器实施的系统 UVLO

$$R_{ENT} = \frac{V_{START} - V_{STOP}}{I_{HYS}} \quad (3)$$

$$R_{ENB} = \frac{V_{EN}}{\frac{V_{START} - V_{EN}}{R_{ENT}} + I_{EN}} \quad (4)$$

其中

- V_{START} 是启用 LV14340 所需的电压阈值
- V_{STOP} 是禁用器件所需的电压阈值

7.3.7 外部软启动

LV14340 具有软启动引脚，用于提供可编程输出斜升时间。软启动功能用于防止首次加电时浪涌电流影响 LV14340 及其负载。可以通过在 SS 引脚与 GND 之间连接外部电容器 C_{SS} 来对软启动时间进行编程。一个内部电流源（通常为 $I_{SS} = 3 \mu A$ ）为 C_{SS} 充电并生成从 0V 到 V_{REF} （典型值为 0.75V）的斜坡。根据方程式 5 计算软启动时间。

$$t_{SS}(ms) = \frac{C_{SS}(nF) \times V_{REF}(V)}{I_{SS}(\mu A)} \quad (5)$$

当器件被禁用或热关断时，内部软启动会复位。

7.3.8 开关频率和同步 (RT/SYNC)

可以通过 RT/SYNC 引脚和 GND 引脚的电阻器 R_T 对 LV14340 的开关频率进行编程。RT/SYNC 引脚不能悬空或短接至地。对于给定的开关频率，要确定时序电阻，请使用方程式 6 或图 7-4 中的曲线。通过表 7-1 可以得出给定 f_{SW} 值条件下的 R_T 典型值。

$$R_T(k\Omega) = 42904 \times f_{SW}(kHz)^{-1.088} \quad (6)$$




图 7-4. R_T 与频率曲线间的关系

表 7-1. 典型频率设置 R_T 电阻

f_{SW} (kHz)	R_T (kΩ)
200	133
350	73.2
500	49.9
750	32.4
1000	23.2
1500	15.0
1912	11.5

表 7-1. 典型频率设置 R_T 电阻 (continued)

f_{sw} (kHz)	R_T (k Ω)
2000	11.0

LV14340 开关操作也可以同步至频率为 250kHz 至 2MHz 的外部时钟。通过图 7-5 中所示的任一电路网络，将方波连接至 RT/SYNC 引脚。内部振荡器由外部时钟的下降沿同步。外部时钟的相关建议包括高电平不低于 1.7V、低电平不高于 0.5V，以及脉冲宽度大于 30ns。在使用低阻抗信号源时，频率设置电阻器 R_T 与交流耦合电容器 C_{COUP} 并联，然后连接至端接电阻器 R_{TERM} （例如 50 Ω ）。两个串联电阻器在信号源关闭时提供默认的频率设置电阻。对于 C_{COUP} ，可以使用 100pF 至 470pF 的陶瓷电容器。图 7-6、图 7-7 和图 7-8 展示了与外部系统时钟同步的器件。




图 7-5. 与外部时钟同步




图 7-6. 在 CCM 下同步




图 7-7. 在 DCM 下同步




图 7-8. 在 PSM 下同步

方程式 7 可以计算由最短可控导通时间和输入/输出降压比设置的最大开关频率限制。将开关频率设置为高于该值会导致稳压器跳过开关脉冲，以实现最大输入电压条件下所需的低占空比。

$$f_{SW(max)} = \frac{1}{t_{ON}} \times \left(\frac{I_{OUT} \times R_{IND} + V_{OUT} + V_D}{V_{IN_MAX} - I_{OUT} \times R_{DS_ON} + V_D} \right) \quad (7)$$

其中

- I_{OUT} = 输出电流
- R_{IND} = 电感器串联电阻
- V_{IN_MAX} = 最大输入电压
- V_{OUT} = 输出电压
- V_D = 二极管压降
- R_{DS_ON} = 高侧 MOSFET 开关导通电阻
- t_{ON} = 最短导通时间

7.3.9 过流和短路保护

LV14340 通过针对高侧 MOSFET 峰值电流的逐周期电流限制在过流情况下进行保护。高侧 MOSFET 过流保护是通过峰值电流模式控制的特性来实现的。每个开关周期内，高侧开关电流会与误差放大器 (EA) 减去斜坡补偿的输出进行比较。有关更多详细信息，请参阅 [节 7.2](#)。高侧开关的峰值电流受最大钳位峰值电流阈值限制，而该阈值是恒定的，因此高侧开关的峰值电流限制不受斜率补偿的影响，并在整个占空比范围内保持恒定。

LV14340 还实现了频率折返，以便在严重过流或短路情况下保护转换器。随着 FB 引脚电压降至 V_{REF} 的 75%、50% 和 25%，振荡器频率会进行 2、4 和 8 分频。频率折返通过增加开关周期来延长关断时间，以便为电感器电流下降提供更多时间，并导致平均电感器电流降低。较低的频率还意味着较低的开关损耗。频率折返可降低功耗，并防止器件过热和出现潜在损坏。

7.3.10 过压保护

LV14340 采用输出过压保护 (OVP) 电路，当器件在具有低输出电容的设计中从输出故障条件或强空载瞬态条件恢复时，可以尽可能削弱电压过冲。OVP 功能可在 FB 电压达到 OVP 上升阈值时立即关断高侧开关，从而尽可能地削弱输出过冲，其中 OVP 上升阈值为内部电压基准 V_{REF} 标称值的 109%。当 FB 电压降至 OVP 下降阈值 (即 V_{REF} 标称值的 107%) 以下时，高侧 MOSFET 恢复正常运行。

7.3.11 热关断保护

当结温超过 170°C (典型值) 时，LV14340 触发内部热关断电路，以保护器件。当热关断激活时，高侧 MOSFET 会停止开关。在裸片温度降至 158°C (典型值) 以下后，器件将重新启动由内部软启动电路控制的上电序列。

7.4 器件功能模式

7.4.1 关断模式

EN 引脚为 LV14340 提供电气开/关控制功能。当 V_{EN} 低于 1.0V 时，器件处于关断模式。开关稳压器将关闭，静态电流通常会降至 1.0μA。LV14340 还采用欠压锁定保护。如果 V_{IN} 电压低于 UVLO 电平，稳压器将关闭。

7.4.2 活动模式

当 V_{EN} 高于精密使能阈值且 V_{IN} 高于其 UVLO 电平时，LV14340 将处于活动模式。启用 LV14340 的最简单方式是将 EN 引脚连接至 VIN 引脚。当输入电压在 4.0V 至 40V 的工作范围内时，这会允许自启动。有关设置这些工作电平的详细信息，请参阅 [节 7.3.6](#)。

在活动模式下，根据负载电流不同，LV14340 将采取以下三种模式之一：

1. 连续导通模式 (CCM)：开关频率固定，负载电流大于峰峰值电感电流纹波的一半。
2. 非连续导通模式 (DCM)：开关频率固定，CCM 运行下负载电流小于峰峰值电感电流纹波一半。
3. 脉冲跳跃模式：在极轻负载条件下，内部 COMP 电压降至 400mV。

7.4.3 CCM 模式

当负载电流大于电感电流峰峰值的一半时，LV14340 将采用 CCM 模式运行。在 CCM 模式下，运行频率固定，输出电压纹波最小，LV14340 的最大连续输出电流为 3.5A。

7.4.4 轻负载运行

当负载电流低于 CCM 模式中电感电流峰峰值的一半时，LV14340 会以 DCM 模式运行。电流负载更小时，会触发脉冲跳跃模式，以通过减少开关和栅极驱动损耗来保持高效率运行。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

LV14340 是一款降压型直流/直流稳压器。该器件通常用于将较高的直流电压转换为较低的直流电压，最大输出电流可达 3.5A。以下设计过程可用于为 LV14340 选择元件。本部分简要讨论了设计过程。

8.2 典型应用

LV14340 只需很少的外部元件，即可实现将宽范围的电源电压转换成固定输出电压。图 8-1 展示了 5V/3.5A 应用电路的原理图。外部元件必须满足应用的需求，而且还要满足器件控制环路的稳定性标准。




图 8-1. 应用电路，5V 输出

8.2.1 设计要求

本示例详细介绍了使用陶瓷输出电容的高频开关稳压器设计过程。在开始该设计过程之前，必须先了解一些参数。这些参数通常在系统层面确定：

输入电压 V_{IN}	7V 至 36V，典型值为 12V
输出电压 V_{OUT}	5.0V
最大输出电流 I_{O_MAX}	3.5A
瞬态响应 (0.35A 到 3.5A)	5%
输出电压纹波	50mV
输入电压纹波	400mV
开关频率 f_{SW}	500kHz
软启动时间	5ms

8.2.2 详细设计过程

8.2.2.1 输出电压设定

LV14340 的输出电压可从外部通过电阻分压器网络进行调节。分压器网络由上反馈电阻 R_{FBT} 和下反馈电阻 R_{FBB} 组成。可使用方程式 8 来确定输出电压：

$$R_{FBT} = \frac{V_{OUT} - 0.75}{0.75} R_{FBB} \quad (8)$$

将 R_{FBT} 值选定为 $100k\Omega$ 。当预期的输出电压设置为 $5V$ 并且 $V_{FB} = 0.75V$ 时, R_{FBB} 的值可通过 [方程式 8](#) 计算得出。通过该公式可以得出值为 $17.65k\Omega$ 。为 R_{FBB} 选择最接近的可用值 $17.8k\Omega$ 。

8.2.2.2 开关频率

对于所需的频率, 可以使用 [方程式 9](#) 来计算所需的 R_T 值。

$$R_T(k\Omega) = 42904 \times f_{SW}(kHz)^{-1.088} \quad (9)$$

对于 $500kHz$, 计算得出的 R_T 为 $49.66k\Omega$, 因此可以使用标准值 $49.9k\Omega$ 来将开关频率设置为 $500kHz$ 。

8.2.2.3 输出电感器选型

电感器最关键的参数是电感、饱和电流和 RMS 电流。电感值由预期的纹波电流峰峰值 Δi_L 确定。纹波电流随着输入电压的增加而增加, 因此始终使用最大输入电压来计算最小电感 L_{MIN} 。可使用 [方程式 11](#) 来计算输出电感的最小值。 K_{IND} 是一个系数, 表示电感器纹波电流值与最大输出电流之比。 K_{IND} 的合理值必须处于 20% 至 40% 的范围之内。在瞬时短路或过流操作事件期间, RMS 和峰值电感器电流会很高。电感器电流额定值必须高于电流限值。

$$\Delta i_L = \frac{V_{OUT} \times (V_{IN_MAX} - V_{OUT})}{V_{IN_MAX} \times L \times f_{SW}} \quad (10)$$

$$L_{MIN} = \frac{V_{IN_MAX} - V_{OUT}}{I_{OUT} \times K_{IND}} \times \frac{V_{OUT}}{V_{IN_MAX} \times f_{SW}} \quad (11)$$

一般而言, 在开关电源中最好选择较低的电感, 因为它通常对应于更快的瞬态响应、更小的 DCR 和更小的尺寸, 从而实现更紧凑的设计。过低的电感会产生过大的电感电流纹波, 从而会错误地触发满载时的过流保护。由于 RMS 电流稍高, 因此这也会产生更多的传导损耗。在同一个输出电容中, 更大的电感电流纹波同样意味着更大的输出电压纹波。峰值电流控制模式下, TI 不建议使用过小的电感电流纹波。较大的峰值电流纹波提高了比较器信噪比。

此设计示例中选择 $K_{IND} = 0.4$ 。计算出的最小电感值为 $6.12\mu H$ 。选择最接近的标准值: $6.5\mu H$ 。可以使用 RMS 电流为 $4A$ 且饱和电流为 $6.5A$ 的标准 $6.5\mu H$ 铁氧体电感。

8.2.2.4 输出电容器选型

选择输出电容器 C_{OUT} 时要小心, 因为它直接影响稳态输出电压纹波、环路稳定性以及负载电流瞬态期间的输出电压过冲与下冲。

输出纹波主要由两部分组成。一部分由电感电流纹波经过输出电容的等效串联电阻 (ESR) 造成:

$$\Delta V_{OUT_ESR} = \Delta i_L \times ESR = K_{IND} \times I_{OUT} \times ESR \quad (12)$$

另一部分是由电感电流纹波对输出电容充放电造成的:

$$\Delta V_{OUT_C} = \frac{\Delta i_L}{8 \times f_{SW} \times C_{OUT}} = \frac{K_{IND} \times I_{OUT}}{8 \times f_{SW} \times C_{OUT}} \quad (13)$$

因为两部分电压纹波不是同相位的, 所以实际纹波峰峰值小于这两个峰值之和。

输出电容通常由瞬态性能参数限制, 特别是系统要求带有快速变化的大电流阶跃下保持电压稳定。当负载快速大幅增加时, 输出电容在电感电流上升到适当的水平之前为其提供需要的电荷。稳压器的控制环路通常需要三个或

更多时钟周期来响应输出电压下降。输出电容必须足够大，才能提供三个时钟周期的电流差，从而将输出电压保持在指定范围内。[方程式 14](#) 给出针对特定输出下冲需要的最小输出电容。当一个大负载突然下降时，输出电容吸收储存于电感中的能量。环流二极管无法灌入电流，因此存储在电感器中的能量会导致输出电压过冲。[方程式 15](#) 计算了将电压过冲保持在一个特定的范围所需要的最小电容值。

$$C_{OUT} > \frac{3 \times (I_{OH} - I_{OL})}{f_{SW} \times V_{US}} \quad (14)$$

$$C_{OUT} > \frac{I_{OH}^2 - I_{OL}^2}{(V_{OUT} + V_{OS})^2 - V_{OUT}^2} \times L \quad (15)$$

其中

- K_{IND} = 电感纹波电流的纹波系数 ($\Delta i_L / I_{OUT}$)
- I_{OL} = 负载瞬态过程中的低电平输出电流
- I_{OH} = 负载瞬态过程中的高电平输出电流
- V_{US} = 目标输出电压下冲
- V_{OS} = 目标输出电压过冲

此设计示例中，目标输出纹波是 50mV。假设 $\Delta V_{OUT_ESR} = \Delta V_{OUT_C} = 50mV$ ，并选择 $K_{IND} = 0.4$ 。通过[方程式 12](#) 可得出小于 35.7mΩ 的 ESR，通过[方程式 13](#) 可得出不小于 7 μF 的 C_{OUT} 。为实现该设计的目标过冲和下冲范围， $V_{US} = V_{OS} = 5\% \times V_{OUT} = 250mV$ 。可以分别通过[方程式 14](#) 和[方程式 15](#) 计算出 C_{OUT} 不小于 75.6 μF 和 30.8 μF。综上所述，输出电容的最严格标准是 75.6 μF。可以并联使用两个 47 μF、16V、X7R 且 ESR 为 5mΩ 的陶瓷电容器。

8.2.2.5 肖特基二极管选型

二极管的击穿电压额定值最好比最大输入电压高 25%。二极管的电流额定值必须等于最大输出电流，才能在大多数应用中实现更高的可靠性。在输入电压远高于输出电压的情况下，平均二极管电流较低。在这种情况下，可以使用平均电流额定值较低（约为 $(1-D) \times I_{OUT}$ ）的二极管，但峰值电流额定值必须高于最大负载电流。使用电流额定值为 4A 至 5A 的二极管是一个很好的起点。

8.2.2.6 输入电容器选型

根据应用不同，LV14340 器件需要一个或多个高频输入去耦电容和一个大容量输入电容。高频去耦电容的一般推荐容值为 4.7 μF 到 10 μF。TI 建议使用有足够额定电压的 X5R 或 X7R 类高品质陶瓷电容。为补偿陶瓷电容器的降额，TI 建议额定电压为最大输入电压的两倍。此外，可能需要一些大容量电容，尤其是当 LV14340 电路的位置不在输入电压源周围 5cm 距离以内时。该电容用于衰减由线缆和走线的引线电感引起的电压尖峰。该设计中使用了 2 个 2.2 μF、X7R 类型且额定电压为 100V 的陶瓷电容。0.1 μF 的高频滤波电容应尽可能接近器件引脚。

8.2.2.7 自举电容器选型

每个 LV14340 设计都需要自举电容器 (C_{BOOT})。推荐使用额定电压为 16V 或更高的 0.1 μF 电容。自举电容接于 SW 引脚和 BOOT 引脚之间。为了更好的温度稳定性，该自举电容必须是 X7R 或 X5R 级电介质的高品质陶瓷电容。

8.2.2.8 软启动电容器选型

可根据[方程式 16](#) 计算软启动电容值：

$$C_{SS}(nF) = \frac{t_{SS}(ms) \times I_{SS}(\mu A)}{V_{REF}(V)} \quad (16)$$

其中


- C_{SS} = 软启动电容值
- I_{SS} = 软启动充电电流 (3 μA)

- t_{SS} = 所需的软启动时间

当所需软启动时间为 5ms 且软启动充电电流为 3.0 μA 时，通过 [方程式 16](#) 得出软启动电容值为 20nF。这里使用标准 22nF 陶瓷电容器。


8.2.3 应用曲线

除非另有说明，否则以下条件适用： $V_{IN} = 12V$ ， $f_{SW} = 500kHz$ ， $L = 5.6\mu H$ ， $C_{OUT} = 47\mu F \times 2$ ， $T_A = 25^\circ C$ 。




$V_{IN} = 12V$ $V_{OUT} = 5V$ $I_{OUT} = 2A$

图 8-2. 由 EN 启动




$V_{IN} = 12V$ $V_{OUT} = 5V$ $I_{OUT} = 2A$

图 8-3. 由 V_{IN} 启动



$V_{IN} = 12V$ $V_{OUT} = 5V$ $I_{OUT} = 0A$

图 8-4. 脉冲跳跃模式



$V_{IN} = 12V$ $V_{OUT} = 5V$ $I_{OUT} = 100mA$

图 8-5. DCM 模式





图 8-6. CCM 模式



I_{OUT} : 3.5A 的 20% 压摆率 = 100mA/
→ 80% μs

图 8-7. 负载瞬态



 $V_{IN} = 12V$ $V_{OUT} = 5V$

图 8-8. 输出短路



 $V_{IN} = 12V$ $V_{OUT} = 5V$

图 8-9. 输出短路恢复

8.3 电源相关建议

LV14340 可在 4V 到 40V 的输入电压电源范围内正常工作。此输入电源必须能承受最大输入电流并且保持稳定的电压值。输入电源轨的电阻必须足够低，以使输入电流瞬态不会在 LV14340 电源电压上造成足够高的压降，从而避免导致错误的 UVLO 故障触发和系统复位。如果输入电源距离 LV14340 超过几英寸，那么除了陶瓷输入电容器之外，还需要额外的大容量电容。大容量电容的容值并不关键，但一般选择 47 μF 或 100 μF 的电解电容。

8.4 布局

8.4.1 布局指南

好的布局是衡量电源设计的一个重要部分。用户可根据下面的指南设计一个 PCB，实现出色的电压转换性能、热性能，并更大限度地减小不必要的 EMI。

1. 反馈网络 (电阻 R_{FBT} 和 R_{FBB}) 必须靠近 FB 引脚。 V_{OUT} 检测路径应远离噪声节点，最好从屏蔽层另外一面的一层中经过。
2. 输入旁路电容 C_{IN} 必须尽可能靠近 VIN 引脚和接地端放置。输入电容和输出电容的接地都必须包含连接到 GND 引脚和焊盘的局部顶部平面。
3. 电感器 L 必须靠近 SW 引脚放置，以减少磁噪声和静电噪声。
4. 输出电容 C_{OUT} 必须靠近 L 和二极管 D 的连接处放置。L、D 和 C_{OUT} 布线必须尽可能短，以减少传导噪声和辐射噪声并提高整体效率。
5. 二极管 C_{IN} 和 C_{OUT} 的接地连接必须尽可能小，并且仅在一处 (最好在 C_{OUT} 接地点) 连接到系统接地平面，以尽可能地减少系统接地层中的传导噪声。

有关开关电源布局注意事项的更多详细信息，请参阅 [AN-1149 开关电源布局指南应用报告](#)。

8.4.2 布局示例




图 8-10. 布局示例

9 器件和文档支持

9.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.2 支持资源

TI E2E™ 支持论坛是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的《[使用条款](#)》。

9.3 商标

PowerPAD™ and TI E2E™ are trademarks of Texas Instruments.

所有商标均为其各自所有者的财产。

9.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.5 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

10 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
LV14340DDAR	ACTIVE	SO PowerPAD	DDA	8	2500	RoHS & Green	NIPDAU NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	14340	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBsolete: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

DDA0008B

PACKAGE OUTLINE

PowerPAD™ SOIC - 1.7 mm max height

PLASTIC SMALL OUTLINE



4214849/A 08/2016

NOTES:


PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MS-012.


DDA0008B

PowerPAD™ SOIC - 1.7 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
PADS 1-8

4214849/A 08/2016

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DDA0008B

PowerPAD™ SOIC - 1.7 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
EXPOSED PAD
100% PRINTED SOLDER COVERAGE BY AREA
SCALE:10X

STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	3.03 X 3.80
0.125	2.71 X 3.40 (SHOWN)
0.150	2.47 X 3.10
0.175	2.29 X 2.87


4214849/A 08/2016

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

DDA (R-PDSO-G8)

PowerPAD™ PLASTIC SMALL-OUTLINE



- NOTES:
- All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5-1994.
 - This drawing is subject to change without notice.
 - Body dimensions do not include mold flash or protrusion not to exceed 0,15.
 - This package is designed to be soldered to a thermal pad on the board. Refer to Technical Brief, PowerPad Thermally Enhanced Package, Texas Instruments Literature No. SLMA002 for information regarding recommended board layout. This document is available at www.ti.com <<http://www.ti.com>>.
 - See the additional figure in the Product Data Sheet for details regarding the exposed thermal pad features and dimensions.
 - This package complies to JEDEC MS-012 variation BA

PowerPAD is a trademark of Texas Instruments.

DDA (R-PDSO-G8)


PowerPAD™ PLASTIC SMALL OUTLINE

THERMAL INFORMATION

This PowerPAD™ package incorporates an exposed thermal pad that is designed to be attached to a printed circuit board (PCB). The thermal pad must be soldered directly to the PCB. After soldering, the PCB can be used as a heatsink. In addition, through the use of thermal vias, the thermal pad can be attached directly to the appropriate copper plane shown in the electrical schematic for the device, or alternatively, can be attached to a special heatsink structure designed into the PCB. This design optimizes the heat transfer from the integrated circuit (IC).

For additional information on the PowerPAD package and how to take advantage of its heat dissipating abilities, refer to Technical Brief, PowerPAD Thermally Enhanced Package, Texas Instruments Literature No. SLMA002 and Application Brief, PowerPAD Made Easy, Texas Instruments Literature No. SLMA004. Both documents are available at www.ti.com.

The exposed thermal pad dimensions for this package are shown in the following illustration.



Exposed Thermal Pad Dimensions


4206322-6/L 05/12

NOTE: A. All linear dimensions are in millimeters

PowerPAD is a trademark of Texas Instruments

DDA (R-PDSO-G8)

PowerPAD™ PLASTIC SMALL OUTLINE



- NOTES:
- All linear dimensions are in millimeters.
 - This drawing is subject to change without notice.
 - Publication IPC-7351 is recommended for alternate designs.
 - This package is designed to be soldered to a thermal pad on the board. Refer to Technical Brief, PowerPAD Thermally Enhanced Package, Texas Instruments Literature No. SLMA002, SLMA004, and also the Product Data Sheets for specific thermal information, via requirements, and recommended board layout. These documents are available at www.ti.com <<http://www.ti.com>>. Publication IPC-7351 is recommended for alternate designs.
 - Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Example stencil design based on a 50% volumetric metal load solder paste. Refer to IPC-7525 for other stencil recommendations.
 - Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.

PowerPAD is a trademark of Texas Instruments.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024，德州仪器 (TI) 公司