

TUSB564-Q1 汽车级 USB Type-C® DP 交替模式 8.1Gbps 接收端线性转接驱动器交叉点开关

1 特性

- USB Type-C® 交叉点开关支持
 - USB 3.2 5Gbps + 2 个 DP 1.4 通道
 - 4 个 DP 1.4 通道
- USB 3.2 高达 5Gbps
- DisplayPort™ 1.4 高达 8.1Gbps (HBR3)
- 支持 C、D 和 E 引脚分配的 VESA DisplayPort™ 交替模式 UFP_D 转接驱动交叉点开关
- 超低功耗架构
- 具有高达 11.6dB 均衡功能的线性转接驱动器
- 对 DisplayPort™ 链路训练透明
- 可通过 GPIO 或 I²C 进行配置
- 支持热插拔
- 汽车级 2 级温度范围：-40°C 至 105°C
- 5mm x 7mm、0.5mm 间距 VQFN 封装

2 应用

- 汽车信息娱乐系统与仪表盘
- 后座娱乐系统
- 汽车音响主机

3 说明

TUSB564-Q1 是一种基于 USB-C® 的 VESA DisplayPort™ 交替模式转接驱动开关，支持高达 5Gbps 的 USB 3.2 数据传输速率以及高达 8.1Gbps 的 DisplayPort 1.4 数据传输速率，适用于上行端口（接收端）。该器件以 USB Type-C® 标准的 VESA DisplayPort™ 交替模式进行 UFP_D 引脚分配 C、D 和 E。


TUSB564-Q1 提供有多个接收线性均衡级别，用于补偿由于线缆或电路板走线损耗产生的码间串扰 (ISI)。TUSB564-Q1 由 3.3V 单电源供电运行，支持汽车级 2 级温度范围。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TUSB564-Q1	RGF (VQFN , 40)	7mm × 5mm

(1) 有关所有可用封装，请参阅节 12。

(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。



Copyright © 2017, Texas Instruments Incorporated

简化版原理图



内容

1 特性	1	9 寄存器映射	39
2 应用	1	9.1 通用寄存器 (地址 = 0x0A) [复位 = 00000001].....	39
3 说明	1	9.2 DisplayPort 控制/状态寄存器 (地址= 0x10) [复位 = 00000000].....	39
4 引脚配置和功能	3	9.3 DisplayPort 控制/状态寄存器 (地址= 0x11) [复位 = 00000000].....	41
5 规格	6	9.4 DisplayPort 控制/状态寄存器 (地址= 0x12) [复位 = 00000000].....	41
5.1 绝对最大额定值.....	6	9.5 DisplayPort 控制/状态寄存器 (地址= 0x13) [复位 = 00000000].....	42
5.2 ESD 等级.....	6	9.6 USB3.1 控制/状态寄存器 (地址 = 0x20) [复位 = 00000000].....	42
5.3 建议运行条件.....	6	9.7 USB3.1 控制/状态寄存器 (地址 = 0x21) [复位 = 00000000].....	43
5.4 热性能信息.....	6	9.8 USB3.1 控制/状态寄存器 (地址 = 0x22) [复位 = 00000000].....	44
5.5 电气特性.....	7	10 器件和文档支持	45
5.6 时序要求.....	10	10.1 接收文档更新通知.....	45
5.7 开关特性.....	10	10.2 支持资源.....	45
5.8 典型特性.....	12	10.3 商标.....	45
6 参数测量信息	14	10.4 静电放电警告.....	45
7 详细说明	16	10.5 术语表.....	45
7.1 概述.....	16	11 修订历史记录	45
7.2 功能方框图.....	17	12 机械、封装和可订购信息	45
7.3 特性说明.....	18	12.1 卷带包装信息.....	46
7.4 器件功能模式.....	19	12.2 机械数据.....	48
7.5 编程.....	24		
8 应用和实施	27		
8.1 应用信息.....	27		
8.2 典型应用.....	27		
8.3 系统示例.....	33		
8.4 电源相关建议.....	37		
8.5 布局.....	37		

4 引脚配置和功能




图 4-1. RGF 封装，40 引脚 (VQFN) (顶视图)

表 4-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
DP0p	32	差分输出	DisplayPort 通道 0 的 DP 差分正输出。
DP0n	31	差分输出	DisplayPort 通道 0 的 DP 差分负输出。
DP1p	29	差分输出	DisplayPort 通道 1 的 DP 差分正输出。
DP1n	28	差分输出	DisplayPort 通道 1 的 DP 差分负输出。
DP2p	26	差分输出	DisplayPort 通道 2 的 DP 差分正输出。
DP2n	25	差分输出	DisplayPort 通道 2 的 DP 差分负输出。
DP3p	23	差分输出	DisplayPort 通道 3 的 DP 差分正输出。
DP3n	22	差分输出	DisplayPort 通道 3 的 DP 差分负输出。
TX1n	2	差分输入/输出	DisplayPort 的差分负输入或 USB3.2 上行端口的差分负输出。
TX1p	1	差分输入/输出	DisplayPort 的差分正输入或 USB3.2 上行端口的差分正输出。
RX1n	5	差分输入	DisplayPort 或 USB3 上行端口的差分负输入。
RX1p	4	差分输入	DisplayPort 或 USB3 上行端口的差分正输入。
RX2p	8	差分输入	DisplayPort 或 USB3 上行端口的差分正输入。

表 4-1. 引脚功能 (续)

引脚		类型 ⁽¹⁾	说明
名称	编号		
RX2n	7	差分输入	DisplayPort 或 USB3 上行端口的差分负输入。
TX2p	11	差分输入/输出	DisplayPort 的差分正输入或 USB3 上行端口的差分正输出。
TX2n	10	差分输入/输出	DisplayPort 的差分负输入或 USB3 上行端口的差分负输出。
SSTXp	40	差分输入	USB3 下行端口的差分正输入。
SSTXn	39	差分输入	USB3 下行端口的差分负输入。
SSRXp	37	差分输出	USB3 下行端口的差分正输出。
SSRXn	36	差分输出	USB3 下行端口的差分负输出。
EQ1	6	4 级输入	使用 USB 时, 此引脚与 EQ0 一起为上行 RX1 和 RX2 设置 USB 接收器均衡器增益。提供高达 11dB 的 EQ。
EQ0	3	4 级输入	使用 USB 时, 此引脚与 EQ1 一起为上行 RX1 和 RX2 设置 USB 接收器均衡器增益。提供高达 11dB 的 EQ。
EN	21	2 级输入 (PD)	器件使能。正常运行时, 通过 10k Ω 至 50k Ω 电阻器将此引脚上拉至 3.3V。
HPDIN	24	2 级输入	热插拔检测。此引脚是从 DisplayPort 接收端接收的热插拔检测输入。当 HPDIN 处于低电平的时间超过 2ms 时, 所有 DisplayPort 通道将被禁用, 而 AUX 至 SBU 开关将保持闭合状态。
I2C_EN	9	4 级输入	I ² C 编程模式或 GPIO 编程选择。仅当此引脚为 “0” 时, 才禁用 I ² C。 0 = GPIO 模式 (I ² C 禁用) R = TI 测试模式 (I ² C 在 3.3V 时启用) F = I ² C 在 1.8V 时启用 1 = I ² C 在 3.3V 时启用。
SBU1	16	I/O, CMOS	SBU1。通过直流耦合将此引脚连接到 Type-C 插座上的 SBU1 引脚。还建议把一个 2M Ω 电阻器接地。
SBU2	17	I/O, CMOS	SBU2。通过直流耦合将此引脚连接到 Type-C 插座上的 SBU2 引脚。还建议把一个 2M Ω 电阻器接地。
AUXp	18	I/O, CMOS	AUXp。DisplayPort AUX 正 I/O 通过交流耦合电容器连接到 DisplayPort 接收端。除了交流耦合电容器外, 此引脚还需要一个 1M Ω 电阻器连接到 DP_PWR (3.3V)。此引脚与 AUXN 一起由 TUSB564-Q1 用于 AUX 监测并根据 Type-C 的方向路由到 SBU1/2。
AUXn	19	I/O, CMOS	AUXn。DisplayPort AUX 负 I/O 通过交流耦合电容器连接到 DisplayPort 接收端。除了交流耦合电容器外, 此引脚还需要一个 1M Ω 电阻器连接到 GND。此引脚与 AUXP 一起由 TUSB564-Q1 用于 AUX 监测并根据 Type-C 的方向路由到 SBU1/2。
DPEQ1	34	4 级输入	DisplayPort 接收器 EQ。DPEQ1 和 DPEQ0 引脚选择 DisplayPort 接收器均衡增益。
DPEQ0/A1	27	4 级输入	DisplayPort 接收器 EQ。DPEQ0 和 DPEQ1 引脚选择 DisplayPort 接收器均衡增益。当 I2C_EN $\neq$ “0” 时, DPEQ0 引脚还设置 TUSB564-Q1 I ² C 地址。
SSEQ1	35	4 级输入	SSEQ1 和 SSEQ0 引脚为下行 SSTXP/N 设置 USB 接收器均衡器增益。
SSEQ0/A0	30	4 级输入	SSEQ0 和 SSEQ1 引脚为下行 SSTXP/N 设置 USB 接收器均衡器增益。当 I2C_EN $\neq$ “0” 时, SSEQ0 引脚还设置 TUSB564-Q1 I ² C 地址。如果 I2C_EN = “F”, 则必须将 SSEQ0 引脚设置为 “F” 或 “0”。
FLIP/SCL	13	2 级输入 (失效防护) (PD)	当 I2C_EN = “0” 时, 此引脚为翻转控制, 否则此引脚为 I ² C 时钟。当用于 I ² C 时, 通过外部电阻器上拉至 I ² C 控制器的 VCC I ² C 电源。
CTL0/SDA	14	2 级输入 (失效防护) (PD)	当 I2C_EN = “0” 时, 此引脚为 USB3 开关控制, 否则此引脚为 I ² C 数据。当用于 I ² C 数据时, 通过外部电阻器上拉至 I ² C 控制器的 VCC I ² C 电源。
CTL1	15	2 级输入 (失效防护) (PD)	DP 交替模式开关控制引脚。当 I2C_EN = “0” 时, 此引脚可以启用或禁用 DisplayPort 功能。否则, 当 I2C_EN $\neq$ “0” 时, 通过 I ² C 寄存器启用和禁用 DisplayPort 功能。 L = 禁用 DisplayPort。 H = 启用 DisplayPort。

表 4-1. 引脚功能 (续)

引脚		类型 ⁽¹⁾	说明
名称	编号		
VCC	12	P	3.3V 电源
VCC	20	P	3.3V 电源
VCC	38	P	3.3V 电源
NC	33	NC	无连接引脚。保持断开。
GND	散热焊盘	G	地

(1) I = 输入, O = 输出, Diff = 差分, P = 电源, NC = 无连接, G = 地

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围和电压范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V_{CC}	电源电压范围	-0.3	4	V
V_{IN_DIFF}	差分输入端的差分电压		± 2.5	V
V_{IN_SE}	差分输入端的输入电压	-0.5	4	V
V_{IN_CMOS}	CMOS 输入端的输入电压	-0.3	4	V
T_J	结温		125	°C
T_{STG}	贮存温度	-65	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 AEC Q100-002 标准 ⁽¹⁾ ，所有引脚	± 4000	V
		充电器件模型 (CDM)，符合 AEC Q100-011，所有引脚	± 1500	

- (1) AEC Q100-002 指示必须按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

5.3 建议运行条件

在自然通风条件下的工作温度范围和电压范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V_{CC}	电源电压	3	3.3	3.6	V
V_{CC_RAMP}	电源斜坡	0.1		100	ms
V_{I2C}	SDA 和 SCL 上的外部电阻器也被上拉的电源	1.7		3.6	V
V_{PSN}	VCC 上的电源噪声			100	mV
T_A	环境温度	-40		105	°C
T_{PCB}	PCB 温度（距离器件 1mm）	-40		112	°C

5.4 热性能信息

热性能指标 ⁽¹⁾		器件	单位
		RGF (VQFN)	
		40 引脚	
$R_{\theta JA}$	结至环境热阻	29.3	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	18.6	°C/W
$R_{\theta JB}$	结至电路板热阻	10.8	°C/W
Ψ_{JT}	结至顶部特征参数	0.3	°C/W
Ψ_{JB}	结至电路板特征参数	10.7	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	3.5	°C/W

- (1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册。

5.5 电气特性

在自然通风条件下的工作温度范围和电压范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
电源						
P _{CC-ACTIVE-USB}	在 U0 下时，在仅 USB 模式下的平均有效功耗	CTL1 = L ; CTL0 = H ; U0 中链路的速率为 5Gbps ;		340		mW
P _{CC-ACTIVE-USB-DP}	USB + 2 通道 DP 模式下的平均有效功耗	CTL1 = H ; CTL0 = H ; U0 中 USB 的速率为 5Gbps ; DP，速率为 8.1Gbps ;		670		mW
P _{CC-ACTIVE-DP}	4 通道 DP 模式下的平均有效功耗	CTL1 = H ; CTL0 = L ; 四条 DP 通道，速率为 8.1Gbps		640		mW
P _{CC-NC-USB}	断开状态下，USB 模式下的平均功耗。	CTL1 = L ; CTL0 = H ; 未检测到 USB 器件；		2.5		mW
P _{CC-U2U3}	U2/U3 状态下，USB 模式下的平均功耗	CTL1 = L ; CTL0 = H ; U2 或 U3 中的链路；		2.5		mW
P _{CC-SHUTDOWN}	关断模式下的平均功耗。	CTL1 = L ; CTL0 = L ; I2C_EN = “0” ;		0.7		mW
四态 CMOS 输入 (EQ[1:0]、SSEQ[1:0]、DPEQ[1:0]、I2C_EN)						
I _{IH}	高电平输入电流	V _{CC} = 3.6V ; V _{IN} = 3.6V	20		80	μA
I _{IL}	低电平输入电流	V _{CC} = 3.6V ; V _{IN} = 0V	-160		-40	μA
4 电平 V _{TH}	阈值 0/R	V _{CC} = 3.3V		0.55		V
	阈值 R/悬空	V _{CC} = 3.3V		1.65		V
	阈值悬空/1	V _{CC} = 3.3V		2.7		V
R _{PU}	内部上拉电阻			45		kΩ
R _{PD}	内部下拉电阻			95		kΩ
2 态 CMOS 输入 (EN、FLIP、CTL0、CTL1、HPDIN) CTL1、CTL0 和 FLIP 失效防护						
V _{IH}	高电平输入电压		2		3.6	V
V _{IL}	低电平输入电压		0		0.8	V
R _{PD}	FLIP、CTL0 和 EN 的内部下拉电阻。			500		kΩ
R _{PD-CTL1}	CTL1 的内部下拉电阻			375		kΩ
I _{IH-EN}	EN 引脚的高电平输入电流	V _{IN} = 3.6V	4		12	μA
I _{IL-EN}	EN 引脚的低电平输入电流	V _{IN} = GND , V _{CC} = 3.6V	-1		1	μA
I _{IH-FLIP}	FLIP 引脚的高电平输入电流	V _{IN} = 3.6V	4		12	μA
I _{IL-FLIP}	FLIP 引脚的低电平输入电流	V _{IN} = GND , V _{CC} = 3.6V	-1		1	μA
I _{IH-CTL0}	CTL0 引脚的高电平输入电流	V _{IN} = 3.6V	4		12	μA
I _{IL-CTL0}	CTL0 引脚的低电平输入电流	V _{IN} = GND , V _{CC} = 3.6V	-1		1	μA
I _{IH-CTL1}	CTL1 引脚的高电平输入电流	V _{IN} = 3.6V	4		12	μA
I _{IL-CTL1}	CTL1 引脚的低电平输入电流	V _{IN} = GND , V _{CC} = 3.6V	-1		1	μA
I _{IH-HPDIN}	HPD 引脚的高电平输入电流	V _{IN} = 3.6V	0.5		5	μA
I _{IL-HPDIN}	HPD 引脚的低电平输入电流	V _{IN} = GND , V _{CC} = 3.6V	-1		1	μA
I2C 控制引脚 SCL、SDA						
V _{IH}	高电平输入电压	I2C_EN = “1” 或 “R” (3.3V I2C 电平)	2.2		3.6	V
V _{IL}	低电平输入电压	I2C_EN = “1” 或 “R” (3.3V I2C 电平)	0		0.8	V
V _{IH}	高电平输入电压	I2C_EN = “F” (1.8V I2C 电平)	1.2		3.6	V

5.5 电气特性 (续)

在自然通风条件下的工作温度范围和电压范围内测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
V_{IL}	低电平输入电压	I2C_EN = “F” (1.8V I2C 电平)	0		0.4	V
V_{OL}	低电平输出电压	I2C_EN ! = 0 ; $I_{OL} = 3\text{mA}$	0		0.4	V
I_{OL}	低电平输出电流	I2C_EN ! = 0 ; $V_{OL} = 0.4\text{V}$	20			mA
I_{i_I2C}	SDA 引脚上的输入电流	$0.1 \times V_{I2C} < \text{输入电压} < 3.3\text{V}$	-10		10	μA
C_{i_I2C}	输入电容				10	pF
USB 差分接收器 (RX1P/N、RX2P/N、SSTXP/N)						
$V_{RX-DIFF-PP}$	输入差分峰值电压摆幅线性动态范围	通过基准通道在 CTLE 后测得的交流耦合差分峰值间信号		2000		mVpp
$V_{RX-DC-CM}$	接收器中的共模电压偏置 (直流)			0		V
$R_{RX-DIFF-DC}$	差分输入阻抗 (直流)	在 TXP/TXN 上检测到 USB3 器件后存在	72		120	Ω
$R_{RX-CM-DC}$	接收器直流共模阻抗	在 TXP/TXN 上检测到 USB3 器件后存在	18		30	Ω
$Z_{RX-HIGH-IMP-DC-POS}$	禁用具有终端时的共模输入阻抗 (直流)	在 TXP/TXN 上未检测到 USB3 器件时存在。在相对于 GND 的 0V 至 500mV 范围内测得。	25			k Ω
$V_{SIGNAL-DET-DIFF-PP}$	输入差分峰值间信号检测置位电平	在 5Gbps 时, 无损耗和位速率 PRBS7 模式		70		mV
$V_{RX-IDLE-DET-DIFF-PP}$	输入差分峰值间信号检测置位无效电平	在 5Gbps 时, 无损耗和位速率 PRBS7 模式		50		mV
$V_{RX-LFPS-DET-DIFF-PP}$	低频率周期性信令 (LFPS) 检测阈值	低于最小静噪值。	100		300	mV
C_{RX}	RX 输入电容至 GND	在 2.5GHz 时		0.5	1	pF
$RL_{RX-DIFF}$	差分回波损耗	90 Ω 时, 50MHz 至 1.25GHz; 最低 EQ 设置; FLIP = L ;		-23		dB
$RL_{RX-DIFF}$	差分回波损耗	90 Ω 时为 2.5GHz; 最低 EQ 设置; FLIP = L ;		-22		dB
RL_{RX-CM}	共模回波损耗	90 Ω 时, 50MHz 至 2.5GHz; 最低 EQ 设置; FLIP = L ;		-13		dB
EQ_{SS}	最大设置时, RX1/2 接收器的接收器均衡	频率为 2.5GHz; FLIP = L ;		11.6		dB
EQ_{SS}	最大设置时, SSTX 接收器的接收器均衡	频率为 2.5GHz; FLIP = L ;		10		dB
USB 差分发送器 (TX1P/N、TX2P/N、SSRXP/N)						
$V_{TX-DIFF-PP}$	发送器动态差分电压摆幅范围。			1300		mVpp
$V_{TX-RCV-DETECT}$	接收器检测期间允许的电压变化量	在 3.3V 时			600	mV
$V_{TX-CM-IDLE-DELTA}$	处于 U2/U3 且未主动发送 LFPS 时的发送器空闲共模电压变化	在具有 50 Ω 负载的交流耦合电容器的连接器侧测得	-600		600	mV
$V_{TX-DC-CM}$	发送器中的共模电压偏置 (直流)	在 U0 中 ;	1.5		2	V
$V_{TX-CM-AC-PP-ACTIVE}$	TX 交流共模电压激活	在 3.3V 时; 时间和振幅上与 Txp+Txn 的最大不匹配			100	mVpp
$V_{TX-IDLE-DIFF-AC-PP}$	交流电气空闲差分峰值间输出电压	在封装引脚处	0		10	mV

5.5 电气特性 (续)

在自然通风条件下的工作温度范围和电压范围内测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
V _{TX-IDLE-DIFF-DC}	直流电气空闲差分输出电压 位于低通滤波器之后的封装引脚处, 以消除交流分量	0		14	mV
V _{TX-CM-DC-ACTIVE-IDLE-DELTA}	U1 和 U0 之间的绝对直流共模电压 在封装引脚处			200	mV
C _{TX}	TX 输入电容至 GND 在 2.5GHz 时			1.25	pF
R _{TX-DIFF}	驱动器的差分阻抗	75		120	Ω
R _{TX-CM}	驱动器的共模阻抗 在相对于交流接地的 0V 至 500mV 范围内测得	18		30	Ω
C _{AC-COUPLING}	外部交流耦合电容器	75		265	nF
I _{TX-SHORT}	TX 短路电流 TX+/- 短接至 GND			67	mA
RL _{TX-DIFF}	差分回波损耗 (SDD22) 90 Ω 时, 50MHz 至 1.25GHz; 最低 EQ 设置; FLIP = L;		-25		dB
RL _{TX-DIFF-2.5G}	差分回波损耗 (SDD22) 90 Ω 时为 2.5GHz; 最低 EQ 设置; FLIP = L;		-12		dB
RL _{TX-CM}	共模回波损耗 (SCC22) 90 Ω 时, 50MHz 至 2.5GHz; 最低 EQ 设置; FLIP = L;		-14		dB
交流电气特性					
串扰	TX 和 RX 信号对之间的差分串扰 频率为 2.5GHz; FLIP = L;		-27		dB
G _{LF}	低频率电压增益。 在 100MHz 时, 600mVpp V _{ID}	-0.25	0.6	1.5	dB
G _{LF_LFPS_TX1/2}	SSTX->TX1/TX2 路径的低频率电压增益。 在 10MHz 到 50MHz 正弦波处; 1.0Vpp V _{ID} ; EQ = 0; FLIP = 0 和 1;	-0.5	0.8	1.6	dB
CP _{1 dB-LF}	低频率 -1dB 压缩点 在 100MHz 时, 200mVpp < V _{ID} < 2000mVpp		1000		mVpp
CP _{1 dB-HF}	高频率 -1dB 压缩点 在 2.5GHz 时, 200mVpp < V _{ID} < 2000mVpp		1000		mVpp
D _{J_5G}	TX 输出确定性抖动 200mVpp < V _{ID} < 2000mVpp, PRBS7, 5Gbps, 10dB 前置通道和 1dB 后置通道, 最佳 EQ 设置		0.025		Upp
D _{J_8.1G}	TX 输出确定性抖动 200mVpp < V _{ID} < 2000mVpp, PRBS7, 8.1Gbps, 10dB 前置通道和 1dB 后置通道, 最佳 EQ 设置		0.03		Upp
DisplayPort 接收器 (TX1P/N、TX2P/N、RX1P/N、RX2P/N)					
V _{ID_PP}	峰值间输入差分动态电压范围		2000		mV
V _{IC}	输入共模电压		0		V
C _{AC}	外部交流耦合电容	75		265	nF
EQ _{DP}	最大设置时的接收器均衡器 在 4.05GHz 时;		13.7		dB
d _R	数据速率 HBR3			8.1	Gbps
R _{tx}	输入终端电阻	80	100	120	Ω
DisplayPort 发送器 (DP[3:0]P/N)					
V _{TX-DIFFPP}	VOD 动态范围		1300		mV
I _{TX-SHORT}	TX 短路电流 TX+/- 短接至 GND			67	mA
V _{DPTX-DC-CM}	发送器中的共模电压偏置 (直流)	1.5		2.2	V
R _{DPTX}	驱动器的差分阻抗	75		120	Ω

5.5 电气特性 (续)

在自然通风条件下的工作温度范围和电压范围内测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
AUXP/N 和 SBU1/2						
R _{ON}	输出导通电阻	V _{CC} = 3.3V; 对于 AUXP, V _{IN} = 0V 至 0.4V; 对于 AUXN, V _{IN} = 2.7V 至 3.6V		5	10	Ω
R _{ON-MISMATCH}	对内导通电阻不匹配的差值	V _{CC} = 3.3V; 对于 AUXP, V _{IN} = 0V 至 0.4V; 对于 AUXN, V _{IN} = 2.7V 至 3.6V			1	Ω
R _{ON_FLAT}	在相同 VCC 和温度下测得的导通电阻平坦度 (RONmax – RON min)	V _{CC} = 3.3V; 对于 AUXP, V _{IN} = 0V 至 0.4V; 对于 AUXN, V _{IN} = 2.7V 至 3.6V			2	Ω
V _{AUXP_DC_CM}	AUXP 和 SBU2 的 AUX 通道直流共模电压。	V _{CC} = 3.3V	0		0.4	V
V _{AUXN_DC_CM}	AUXN 和 SBU1 的 AUX 通道直流共模电压	V _{CC} = 3.3V	2.7		3.6	V
C _{AUX_ON}	导通状态电容	V _{CC} = 3.3V; CTL1 = 1; V _{IN} = 0V 或 3.3V		4	7	pF
C _{AUX_OFF}	关断状态电容	V _{CC} = 3.3V; CTL1 = 0; V _{IN} = 0V 或 3.3V		3	6	pF

5.6 时序要求

		最小值	标称值	最大值	单位
USB3					
t _{IDLEEntry}	从 U0 到电气空闲的延迟		10		ns
t _{IDLEExit_U1}	U1 退出时间: 电气空闲中断到传输 LFPS		6		ns
t _{IDLEExit_U2U3}	U2/U3 退出时间: 电气空闲中断到传输 LFPS		10		μs
t _{RXDET_INTVL}	在断开中的 RX 检测间隔			12	ms
t _{IDLEExit_DISC}	断开退出时间		10		μs
t _{Exit_SHTDN}	关断退出时间 (CTL0 = V _{CC} /2 至 U2/U3)		1		ms
t _{DIFF_DLY}	差分传播延迟 (在距输出引脚 1.7 英寸处测得的差分电压的 20% 至 80%)			300	ps
t _{PWRUPACTIVE}	V _{CC} 达到 70% 器件工作时的时间			1	ms
t _R , t _F	输出上升/下降时间		40		ps
t _{RF-MM}	输出上升/下降时间不匹配 (在距输出引脚 1.7 英寸处测得的差分电压的 20% 至 80%)			5	ps

5.7 开关特性

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
AUXp/n 和 SBU1/2						
T _{AUX_PD}	开关传播延迟				1400	ps
T _{AUX_SW_OFF}	CTL1 到开关断开的开关时间。不包括 T _{CTL1_DEBOUNCE} 。				7500	ns
T _{AUX_SW_ON}	CTL1 到开关导通的开关时间				3000	ns
T _{AUX_INT_RA}	对内输出偏斜				400	ps
USB3.1 和 DisplayPort 模式切换要求 (GPIO 模式)						

5.7 开关特性 (续)

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
T _{GP_USB_4DP}	从仅 USB 3.1 模式切换到 4 通道 DisplayPort 模式时或反之亦然, CTL0 和 CTL1 的最小重叠		4			μs
T _{CTL1_DEBOUNCE}	从 H 切换到 L 时的 CTL1 和 HPDIN 去抖时间		3		10	ms
I2C (SDA 和 SCL)						
f _{SCL}	I2C 时钟频率				1	MHz
t _{BUF}	START 和 STOP 条件之间的总线空闲时间		0.5			μs
t _{HDSTA}	重复启动条件后的保持时间。在这段时间后, 第一个时钟脉冲被生成。		0.26			μs
t _{LOW}	I2C 时钟的低电平周期		0.5			μs
t _{HIGH}	I2C 时钟的高电平周期		0.26			μs
t _{SUSTA}	重复 START 条件的建立时间		0.26			μs
t _{HDDAT}	数据保持时间		0			μs
t _{SUDAT}	数据建立时间		50			ns
t _R	SDA 和 SCL 信号的上升时间				120	ns
t _F	SDA 和 SCL 信号的下降时间		20 × (V _{I2C} /5.5V)		120	ns
t _{SUSTO}	STOP 条件的建立时间		0.26			μs
C _b	每个总线的容性负载				100	pF

5.8 典型特性




图 5-1. 标称条件下的 DisplayPort EQ 设置曲线




图 5-2. 不同温度下的 DisplayPort DPEQ0 和 DPEQ15




图 5-3. USB3 RX1 EQ 设置曲线




图 5-4. 不同温度下的 USB3 RX1 EQ0 和 EQ15




图 5-5. USB3 SSTX EQ 设置曲线




图 5-6. 不同温度下的 USB3 SSTX SSEQ0 和 SSEQ15




图 5-7. 4.05GHz 时的 DisplayPort 线性曲线




图 5-8. 2.5GHz 时的 USB TX (DFP) 线性曲线

5.8 典型特性 (续)




图 5-9. 2.5GHz 时的 USB RX (UFP) 线性曲线




图 5-10. 输入回波损耗性能




图 5-11. 输出回波损耗性能




图 5-12. 在 8.1Gbps 时, 具有 12 英寸输入 PCB 布线的 DisplayPort HBR3 眼图性能




图 5-13. 在 5Gbps 时, 具有 12 英寸输入 PCB 布线的 USB 3.1 第 1 代眼图性能

6 参数测量信息




图 6-1. I²C 时序图定义




图 6-2. GPIO 模式下的 USB3.1 转 4 通道 DisplayPort




图 6-3. 传播延迟




图 6-4. 电气空闲模式退出和进入延迟




图 6-5. 输出上升和下降时间




图 6-6. AUX 和 SBU 开关导通和断开时序图

7 详细说明

7.1 概述


TUSB564-Q1 是一款对于下行端口支持高达 8.1Gbps 数据速率的 VESA USB Type-C 交替模式转接驱动器开关。此器件采用第 5 代 USB 转接驱动器技术。该器件以 USB Type-C 标准的 VESA DisplayPort 交替模式进行 UFP 引脚分配 C、D 和 E。

TUSB564-Q1 提供多级接收均衡来补偿线缆和电路板布线损耗，如果不均衡，会在 USB 3.2 或 DisplayPort 1.4 信号通过 PCB 或线缆传输时产生符号间干扰 (ISI)。此器件需要 3.3V 电源。该器件支持汽车级 2 级温度范围。

对于接收端应用，TUSB564-Q1 使系统能够通过高达 5Gbps USB 3.2 和 DisplayPort 版本 1.4 HBR3 的发送器合规性测试和接收器抖动容差测试。转接驱动器通过采用补偿通道损耗的均衡来恢复传入的数据，并且使用一个高差分电压来向外驱动信号。每个通道有一个具有可选增益设置的接收器均衡器。基于连接到 TUSB564-Q1 的通道中的插入损耗量来设置均衡。可以使用 EQ[1:0]、SSEQ[1:0] 和 DPEQ[1:0] 引脚来设置每个通道的独立均衡控制。

TUSB564-Q1 高级状态机使得该器件对于主机和设备是透明的。上电后，TUSB564-Q1 在 TX 对上定期执行接收器检测。如果 TUSB564-Q1 检测到 USB 3.2 接收器，则启用 RX 终止，并且 TUSB564-Q1 准备好进行转接驱动。

7.2 功能方框图



Copyright © 2017, Texas Instruments Incorporated

ADVANCE INFORMATION

7.3 特性说明

7.3.1 USB 3.2

TUSB564-Q1 支持高达 5Gbps 的 USB 3.2 数据速率。TUSB564-Q1 支持所有 USB 定义的电源状态 (U0、U1、U2 和 U3)。TUSB564-Q1 是一款线性转接驱动器, 因此该器件不能解码 USB3.2 物理层流量。TUSB564-Q1 监控接收器终止、电气空闲、LFPS 和超高速信令速率等实际物理层条件, 以确定 USB 3.2 接口的 USB 功率状态。

TUSB564-Q1 具有智能低频率周期性信令 (LFPS) 检测器。LFPS 检测器自动感测低频率信号, 并禁用接收器均衡功能。当未接收到 LFPS 时, TUSB564-Q1 基于 EQ[1:0] 和 SSEQ[1:0] 引脚或 EQ1_SEL、EQ2_SEL 和 SSEQ_SEL 寄存器中的编程值来启用接收器均衡。

7.3.2 DisplayPort

TUSB564-Q1 支持多达四个数据速率高达 8.1Gbps (HBR3) 的 DisplayPort 通道。配置为 DisplayPort 模式时, 当 TUSB564-Q1 在 DisplayPort 发送端和 DisplayPort 接收端之间来回传递信号时, 该器件会监控本机 AUX 流量。为了降低功耗, TUSB564-Q1 会根据 AUX 事务的内容来管理活动 DisplayPort 通道的数量。TUSB564-Q1 监控本机 AUX 写入 DisplayPort 接收端的 DPCD 寄存器 0x00101 (LANE_COUNT_SET) 和 0x00600 (SET_POWER_STATE)。TUSB564-Q1 会根据写入 LANE_COUNT_SET 的值禁用或启用各通道。当 SET_POWER_STATE 位于 D3 中时, TUSB564-Q1 会禁用所有通道。否则, 活动通道基于 LANE_COUNT_SET 的值。

默认情况下, DisplayPort AUX 监测处于启用状态, 但可以通过更改 AUX_SNOOP_DISABLE 寄存器来禁用。禁用 AUX 监测后, 可通过各种配置寄存器控制对 TUSB564-Q1 DisplayPort 通道的管理。

备注

仅当针对 I²C 模式配置 TUSB564-Q1 时, 才支持 AUX 监测功能。当针对 GPIO 模式配置 TUSB564-Q1 时, 如果将 HPDIN 置为高电平, 则会禁用 AUX 监测功能并启用所有四个 DP 通道。

启用 TUSB564-Q1 的 AUX 监测功能后, 必须接收 DisplayPort 标准定义的同步信号, 以使 AUX 监测功能正常工作。AUX 写入面板的 DPCD 地址 0x00600 和 0x00101 会导致将 TUSB564-Q1 偏移量 0x12 处的 SET_POWER_STATE 和 LANE_COUNT_SET 字段设置为相应的值。如果这些字段设置不正确, 则传入的 AUX 可能不符合标准。如果出现这种情况, 最好通过设置偏移量 0x13 处的 AUX_SNOOP_DISABLE 字段来禁用 AUX 监测。

7.3.3 4 级输入

TUSB564-Q1 具有 (I2C_EN、EQ[1:0]、DPEQ[1:0] 和 SSEQ[1:0]) 4 级输入引脚, 用于控制均衡增益并将 TUSB564-Q1 置于不同的运行模式中。这些 4 级输入利用电阻分压器来帮助设置四个有效级别并提供更广泛的控制设置。配有内部 35k Ω 上拉电阻器和 95k Ω 下拉电阻器。这些电阻器与外部电阻器连接相互结合, 可实现所需电压电平。

表 7-1. 4 级控制引脚设置

等级	设置
0	将 1k Ω 5% 连接至 GND
R	将 20k Ω 5% 连接至 GND
F	悬空 (使引脚保持开路状态)
1	将 1k Ω 5% 连接至 V _{CC}

备注

在内部复位的上升沿之后, 锁存所有 4 级输入。在 t_{cfg_hd} 之后, 隔离内部上拉和下拉电阻以降低功耗。

7.3.4 接收器线性均衡

接收器均衡旨在补偿通道插入损耗和由此在 TUSB564-Q1 输入之前或输出之后系统内产生的符号间干扰。接收器通过相对于高频分量来衰减信号的低频分量，从而克服上述损耗。选择适当的增益设置以匹配通道插入损耗。两个 4 级输入引脚可实现多达 16 个可能的均衡设置。USB3.2 上行路径、USB3.2 下行路径和 DisplayPort 都具有两个 4 级输入。TUSB564-Q1 还提供通过 I²C 寄存器调整设置的灵活性。

7.4 器件功能模式

7.4.1 GPIO 模式下的器件配置

当 I2C_EN = “0” 时，TUSB564-Q1 处于 GPIO 配置。TUSB564-Q1 支持以下配置：仅 USB 3.1、2 个 DisplayPort 通道 + USB 3.1 或 4 个 DisplayPort 通道（无 USB 3.1）。CTL1 引脚控制是否启用 DisplayPort。CTL1 与 CTL0 的组合可在仅 USB 3.1、2 个 DisplayPort 通道或 4 个 DisplayPort 通道之间选择，详见表 7-2。AUXp 或 AUXn 到 SBU1 或 SBU2 映射是根据表 7-3 控制的。

上电后（V_{CC} 从 0V 到 3.3V），TUSB564-Q1 默认为 USB3.1 模式。USB PD 控制器在检测到没有器件连接到 Type-C 端口时或者连接的器件不需要进行 USB3.1 操作时，必须通过将 CTL0 引脚从 L 转换为 H 再返回到 L 来让 TUSB564-Q1 退出 USB3.1 模式。

表 7-2. GPIO 配置控制

CTL1 引脚	CTL0 引脚	FLIP 引脚	配置	VESA DisplayPort 交替模式 UFP_D 配置
L	L	L	断电	—
L	L	H	断电	—
L	H	L	单端口 USB 3.1 - 无翻转	—
L	H	H	单端口 USB 3.1 - 带翻转	—
H	L	L	4 通道 DP - 无翻转	C
H	L	H	4 通道 DP - 带翻转	C
H	H	L	单端口 USB 3.1 + 2 通道 DP - 无翻转	D
H	H	H	单端口 USB 3.1 + 2 通道 DP - 带翻转	D

表 7-3. GPIO AUXp 或 AUXn 到 SBU1 或 SBU2 映射

CTL1 引脚	FLIP 引脚	映射
H	L	SBU1 → AUXn SBU2 → AUXp
H	H	SBU2 → AUXn SBU1 → AUXp
L > 2ms	X	开路

表 7-4 详细说明了 TUSB564-Q1 多路复用器路由。该表对 I²C 和 GPIO 配置模式都有效。

表 7-4. 输入到输出映射

CTL1 引脚	CTL0 引脚	FLIP 引脚	自	至
			输入引脚	输出引脚
L	L	L	不适用	不适用
L	L	H	不适用	不适用
L	H	L	RX1p	SSRXp
			RX1n	SSRXn
			SSTXp	TX1p
			SSTXn	TX1n
L	H	H	RX2p	SSRXp
			RX2n	SSRXn
			SSTXp	TX2p
			SSTXn	TX2n
H	L	L	TX2p	DP0p
			TX2n	DP0n
			RX2p	DP1p
			RX2n	DP1n
			RX1p	DP2p
			RX1n	DP2n
			TX1p	DP3p
			TX1n	DP3n
H	L	H	TX1p	DP0p
			TX1n	DP0n
			RX1p	DP1p
			RX1n	DP1n
			RX2p	DP2p
			RX2n	DP2n
			TX2p	DP3p
			TX2n	DP3n
H	H	L	RX1p	SSRXp
			RX1n	SSRXn
			SSTXp	TX1p
			SSTXn	TX1n
			TX2p	DP0p
			TX2n	DP0n
			RX2p	DP1p
			RX2n	DP1n
H	H	H	RX2p	SSRXp
			RX2n	SSRXn
			SSTXp	TX2p
			SSTXn	TX2n
			TX1p	DP0p
			TX1n	DP0n
			RX1p	DP1p
			RX1n	DP1n

7.4.2 I²C 模式中的器件配置

当 I2C_EN 不等于 "0" 时，TUSB564-Q1 处于 I²C 模式。在 GPIO 模式中定义的相同配置也可以在 I²C 模式中使用。TUSB564-Q1 USB3.1 和 DisplayPort 配置根据表 7-5 进行控制。AUXp 或 AUXn 到 SBU1 或 SBU2 映射控制基于表 7-6。

表 7-5. I²C 配置控制

寄存器			配置	VESA DisplayPort 交替模式 UFP_D 配置
CTLSEL1	CTLSEL0	FLIPSEL		
0	0	0	断电	—
0	0	1	断电	—
0	1	0	单端口 USB 3.1 - 无翻转	—
0	1	1	单端口 USB 3.1 - 带翻转	—
1	0	0	4 通道 DP - 无翻转	C
1	0	1	4 通道 DP - 带翻转	C
1	1	0	单端口 USB 3.1 + 2 通道 DP - 无翻转	D
1	1	1	单端口 USB 3.1 + 2 通道 DP - 带翻转	D

表 7-6. I²C AUXp 或 AUXn 到 SBU1 或 SBU2 映射

寄存器			映射
AUX_SBU_OVR	CTLSEL1	FLIPSEL	
00	1	0	SBU1 → AUXn SBU2 → AUXp
00	1	1	SBU2 → AUXn SBU1 → AUXp
00	0	X	开路
01	X	X	SBU1 → AUXn SBU2 → AUXp
10	X	X	SBU2 → AUXn SBU1 → AUXp
11	X	X	开路

7.4.3 DisplayPort 模式

TUSB564-Q1 支持多达四个数据速率高达 8.1Gbps 的 DisplayPort 通道。TUSB564-Q1 可通过 GPIO 控制引脚 CTL1 或 I²C 寄存器 CTLSEL1 为 DisplayPort 启用。当 I2C_EN 为 "0" 时，根据表 7-2 控制 DisplayPort。当不处于 GPIO 模式时，DisplayPort 的功能通过 I²C 寄存器控制。通过 DisplayPort 通道进行的数据传输通过 HPDIN 引脚进行进一步控制。必须使用 CTL1 引脚或 CTLSEL1 寄存器启用 DisplayPort，同时 HPDIN 必须上拉为高电平，才能启用通过 DisplayPort 通道进行 DisplayPort 数据传输。

备注

在 4 个通道 DP 模式下运行 (CTLSEL[1:0] = 2h) 并禁用 AUX 监测 (AUX_SNOOP_DISABLE = 1) 时，必须启用全部四个 DP 通道 (DP0_DISABLE = DP1_DISABLE = DP2_DISABLE = DP3_DISABLE = 0)。

在禁用 AUX 监测 (AUX_SNOOP_DISABLE = 1) 且 CTLESEL[1:0] = 2h 的情况下，将交换 DP0 和 DP3 的单个 DP 通道禁用/启用并交换 DP1 和 DP2。DP0_DISABLE 控制 DP3，DP3_DISABLE 控制 DP0，DP1_DISABLE 控制 DP2，DP2_DISABLE 控制 DP1。

7.4.4 线性 EQ 配置

每个 TUSB564-Q1 接收器通道都通过单独的控制实现接收器均衡。接收器均衡增益值可通过 I²C 寄存器或通过 GPIO 进行控制。表 7-7 详细说明了 TUSB564-Q1 在 GPIO 模式下时每个可用组合的增益值。通过更新寄存器 DP0EQ_SEL、DP1EQ_SEL、DP2EQ_SEL、DP3EQ_SEL、EQ1_SEL、EQ2_SEL 和 SSEQ_SEL，这些相同的选项在 I²C 模式下也可用。每个 4 位 EQ 配置寄存器按如下方式映射到配置引脚：x_SEL = {x1[1:0],x0[1:0]}，其中 xn[1:0] 是 EQ 配置引脚，引脚电平映射至 2 位值，如下所示：0 = 00、R = 01、F = 10、1 = 11。

表 7-7. TUSB564-Q1 接收器均衡 GPIO 控制

均衡设置编号	USB3.1 上行端口			USB 3.1 下行端口			所有 DisplayPort 通道		
	EQ1 引脚电平	EQ0 引脚电平	2.5GHz 时的 EQ 增益 (dB)	SSEQ1 引脚电平	SSEQ0 引脚电平	2.5GHz 时的 EQ 增益 (dB)	DPEQ1 引脚电平	DPEQ0 引脚电平	4.05GHz 时的 EQ 增益 (dB)
0	0	0	-0.7	0	0	-0.9	0	0	1.0
1	0	R	1.8	0	R	0.2	0	R	3.0
2	0	F	2.7	0	F	1.1	0	F	4.4
3	0	1	3.7	0	1	2.2	0	1	5.8
4	R	0	4.6	R	0	3.0	R	0	6.8
5	R	R	5.5	R	R	4.0	R	R	8.0
6	R	F	6.3	R	F	4.8	R	F	8.8
7	R	1	7.0	R	1	5.6	R	1	9.6
8	F	0	7.8	F	0	6.4	F	0	10.4
9	F	R	8.5	F	R	7.0	F	R	11.0
10	F	F	9.1	F	F	7.6	F	F	11.6
11	F	1	9.7	F	1	8.2	F	1	12.1
12	1	0	10.1	1	0	8.7	1	0	12.5
13	1	R	10.7	1	R	9.2	1	R	13.0
14	1	F	11.1	1	F	9.7	1	F	13.4
15	1	1	11.6	1	1	10.2	1	1	13.7

7.4.5 USB3 模式

TUSB564-Q1 监控物理层状况，如接收器终止、电气空闲、LFPS 和超高速信令速率，以确定 USB3.1 接口的状态。根据 USB 3.2 接口的状态，当启用 USB 3.2 时 (CTL0 = H 或 CTLSEL0 = 1b1)，TUSB564-Q1 可处于四种主要运行模式之一：断开、U2/U3、U1 和 U0。

断开模式是指 TUSB564-Q1 在上行端口 (UFP) 或下行端口 (DFP) 上未检测到远端终止的状态。断开模式是这四种模式中每种模式的最低功耗模式。TUSB564-Q1 保持在该模式下，直到在 UFP 和 DFP 上都检测到远端接收器终止。检测到远端终止后，TUSB564-Q1 立即退出该模式并进入 U0。

在 U0 模式下时，TUSB564-Q1 转接驱动在 UFP 和 DFP 上接收到的所有流量。U0 是所有 USB3.1 模式的最高功耗模式。TUSB564-Q1 保持在 U0 模式下，直到 UFP 和 DFP 上都出现电气空闲。在检测到电气空闲时，TUSB564-Q1 立即切换到 U1。

U1 模式是 U0 模式和 U2/U3 模式之间的中间模式。在 U1 模式下，TUSB564-Q1 UFP 和 DFP 接收器终止保持启用状态。保持 UFP 和 DFP 发送器直流共模。U1 中的功耗与 U0 的功耗类似。

除断开模式外，U2/U3 模式是下一个最低功耗状态。在此模式下时，TUSB564-Q1 定期执行远端接收器检测。只要在 UFP 或 DFP 上未检测到远端接收器终止，TUSB564-Q1 就会退出 U2/U3 模式并切换到断开模式。该器件还监控有效 LFPS。检测到有效 LFPS 后，TUSB564-Q1 立即切换到 U0 模式。在 U2/U3 模式下，TUSB564-Q1 接收器终止保持启用状态，但不能保持 TX 直流共模电压。

7.4.6 运行时序 — 上电




图 7-1. 上电时序

表 7-8. 上电时序^{(1) (2)}

参数		最小值	最大值	单位
t_{d_pg}	V _{CC} (最小值) 至内部电源正常状态置为高电平有效		500	μs
t_{cfg_su}	CFG ⁽¹⁾ 引脚建立 ⁽²⁾	50		μs
t_{cfg_hd}	CFG ⁽¹⁾ 引脚保持	10		μs
t_{CTL_DB}	CTL[1:0] 和 FLIP 引脚去抖		16	ms
t_{VCC_RAMP}	VCC 电源斜坡要求	0.1	50	ms

(1) 以下引脚包括 CFG 引脚：I2C_EN、EQ[1:0]、SSEQ[1:0] 和 DPEQ[1:0]。

(2) 当 V_{CC} 为最小值时，建议使 CFG 引脚保持稳定。

7.5 编程

为了实现进一步的可编程性，可使用 I²C 来控制 TUSB564-Q1。SCL 和 SDA 引脚分别用于 I²C 时钟和 I²C 数据。

表 7-9. TUSB564-Q1 I²C 目标地址

DPEQ0/A1 引脚电平	SSEQ0/A0 引脚电平	位 7 (MSB)	位 6	位 5	位 4	位 3	位 2	位 1	位 0 (W/R)
0	0	1	0	0	0	1	0	0	0/1
0	R	1	0	0	0	1	0	1	0/1
0	F	1	0	0	0	1	1	0	0/1
0	1	1	0	0	0	1	1	1	0/1
R	0	0	1	0	0	0	0	0	0/1
R	R	0	1	0	0	0	0	1	0/1
R	F	0	1	0	0	0	1	0	0/1
R	1	0	1	0	0	0	1	1	0/1
F	0	0	0	1	0	0	0	0	0/1
F	R	0	0	1	0	0	0	1	0/1
F	F	0	0	1	0	0	1	0	0/1
F	1	0	0	1	0	0	1	1	0/1
1	0	0	0	0	1	1	0	0	0/1
1	R	0	0	0	1	1	0	1	0/1
1	F	0	0	0	1	1	1	0	0/1
1	1	0	0	0	1	1	1	1	0/1

7.5.1 TUSB564-Q1 I²C 目标行为




图 7-2. 带数据的 I²C 写入

按照以下程序将数据写入 TUSB564-Q1 I²C 寄存器 (请参阅 图 7-2) :

1. 控制器通过生成启动条件 (S) 以及 TUSB564-Q1 7 位地址和一个用以指示写入周期的零值 “W/R” 位来启动写入操作。
2. TUSB564-Q1 确认地址周期。
3. 控制器提供要写入的 TUSB564-Q1 中的寄存器偏移, 其中包含一个字节的的数据, MSB 优先。
4. TUSB564-Q1 确认子地址周期。
5. 控制器提供要写入 I²C 寄存器的数据的第一个字节。
6. TUSB564-Q1 确认字节传输。
7. 控制器可以继续提供要写入的额外字节的数据, 每个字节传输都在 TUSB564-Q1 发出确认后完成。
8. 控制器通过生成停止条件 (P) 来终止写入操作。




图 7-3. 不使用重复启动的 I²C 读取

按照以下程序在不重复启动的情况下读取 TUSB564-Q1 I²C 寄存器 (请参阅 图 7-3) 。

1. 控制器通过生成启动条件 (S) 以及 TUSB564-Q1 7 位地址和一个用以指示读取周期的零值 “W/R” 位来启动读取操作。
2. TUSB564-Q1 确认 7 位地址周期。
3. 在确认之后, 控制器继续发送时钟。
4. TUSB564-Q1 从寄存器 00h 或上次读取的寄存器偏移 +1 处开始传输存储器寄存器的内容, MSB 优先。如果写入 I²C 寄存器发生在读取之前, 则 TUSB564-Q1 应从写入中指定的寄存器偏移处开始。
5. 在每次字节传输后, TUSB564-Q1 会等待控制器发出确认 (ACK) 或不确认 (NACK); I²C 控制器确认接收到传输的每个数据字节。
6. 如果接收到 ACK, 则只要控制器提供时钟, TUSB564-Q1 就会传输下一个数据字节。如果接收到 NAK, 则 TUSB564-Q1 停止提供数据并等待停止条件 (P)。
7. 控制器通过生成停止条件 (P) 来终止写入操作。



图 7-4. 使用重复启动的 I²C 读取

按照以下程序通过重复启动来读取 TUSB564-Q1 I²C 寄存器 (请参阅 图 7-4)。

1. 控制器通过生成启动条件 (S) 以及 TUSB564-Q1 7 位地址和一个用以指示写入周期的零值 “W/R” 位来启动读取操作。
2. TUSB564-Q1 确认 7 位地址周期。
3. 控制器提供要写入的 TUSB564-Q1 中的寄存器偏移, 其中包含一个字节的的数据, MSB 优先。
4. TUSB564-Q1 确认寄存器偏移周期。
5. 控制器提供重复启动条件 (Sr)。
6. 控制器通过生成启动条件 (S) 以及 TUSB564-Q1 7 位地址和一个用以指示读取周期的 1 值 “W/R” 位来启动读取操作。
7. TUSB564-Q1 确认 7 位地址周期。
8. TUSB564-Q1 从寄存器偏移处开始传输存储器寄存器的内容, MSB 优先。
9. 在每次字节传输后, TUSB564-Q1 应等待控制器发出确认 (ACK) 或不确认 (NACK); I²C 控制器确认接收到传输的每个数据字节。
10. 如果接收到 ACK, 则只要控制器提供时钟, TUSB564-Q1 就会传输下一个数据字节。如果接收到 NAK, 则 TUSB564-Q1 停止提供数据并等待停止条件 (P)。
11. 控制器通过生成停止条件 (P) 来终止读取操作。




图 7-5. 无数据的 I²C 写入

按照以下程序为 I²C 读取设置起始子地址 (请参阅 图 7-5)。

1. 控制器通过生成启动条件 (S) 以及 TUSB564-Q1 7 位地址和一个用以指示写入周期的零值 “W/R” 位来启动写入操作。
2. TUSB564-Q1 确认地址周期。
3. 控制器提供要写入的 TUSB564-Q1 中的寄存器偏移, 其中包含一个字节的的数据, MSB 优先。
4. TUSB564-Q1 确认寄存器偏移周期。
5. 控制器通过生成停止条件 (P) 来终止写入操作。

备注

初始上电之后, 如果读取过程不包含寄存器偏移 (请参阅 图 7-3), 则读取从寄存器偏移 00h 开始并通过寄存器逐字节继续, 直到 I²C 控制器终止读取操作为止。在读取操作期间, 无论是否接收到来自 I²C 控制器的 ACK, TUSB564-Q1 都会自动递增最后一个传输字节的 I²C 内部寄存器地址。

软件只能访问 (读取或写入) 本文档中详述的地址。访问保留或未记录的地址可能会导致 TUSB564-Q1 进入未定义状态。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

TUSB564-Q1 是一款线性转接驱动器，专门用于补偿因为 PCB 布线和电缆等无源介质导致的信号衰减而引起的符号间干扰 (ISI) 抖动。由于 TUSB564-Q1 具有四个独立的 DisplayPort 1.4 输入、一个上行 USB 3.1 第 1 代输入和两个下行 USB 3.1 第 1 代输入，可通过 16 种不同的均衡选项针对所有这七个输入优化 TUSB564-Q1 以校正 ISI。在 USB3.1 主机/DisplayPort 1.4 GPU 和 USB3.1 Type-C 插座之间放置 TUSB564-Q1，可以纠正信号完整性问题，从而使系统更加稳健。

8.2 典型应用




图 8-1. DP 交替模式接收端应用中的 TUSB564-Q1

8.2.1 设计要求

对于这个设计示例，请使用表 8-1 中提供的参数。

表 8-1. 设计参数

参数 ⁽¹⁾	值
转接驱动器至 USB3 集线器最大 PCB 布线长度， X_{AB}	8 英寸
转接驱动器至 DP RX 最大 PCB 布线长度， X_{EF}	6 英寸
转接驱动器至 Type-C 连接器最大 PCB 布线长度， X_{CD}	2 英寸
ESD 元件与 USB 插座的最大距离， L_{ESD}	1.0 英寸
串联电阻器 (R_{ESD}) 与 ESD 元件的最大距离， L_{R_ESD}	0.25 英寸
$C_{AC-USB1}$ 交流耦合电容器 (75nF 至 265nF)	100nF 或 220nF
$C_{AC-USB2}$ 交流耦合电容器 (297nF 至 363nF)	选项： • RX1 和 RX2 直流耦合至 USB 插座 • 具有 R_{RX} 电阻器的 330nF 交流耦合
可选 R_{RX} 电阻器 ($220k\Omega \pm 5\%$)	$220k\Omega \pm 5\%$
可选 R_{ESD} (0Ω 至 2.2Ω)	1Ω
VCC 电源 (3V 至 3.6V)	3.3V
I2C 模式或 GPIO 模式	I2C 模式。(I2C_EN 引脚 $\neq$ "0")
1.8V 或 3.3V I2C 接口	3.3V I2C。使用 $1k\Omega$ 电阻器将 I2C_EN 引脚上拉至 3.3V。CTL1、EQ[1:0]、SSEQ[1:0] 和 DPEQ[1:0] 引脚未连接。
DisplayPort 通道的 EQ 设置	EQ 设置 5 (寄存器 0x0A[4]= 1'b1, 0x10 = 0x55; 0x11 = 0x55)
下行 USB 数据路径的 EQ 设置	EQ 设置 6 (寄存器 0x0A[4]= 1'b1, 0x20 = 0x66)
上行 USB 数据路径的 EQ 设置	EQ 设置 6 (寄存器 0x0A[4]= 1'b1, 0x21 = 0x08)

(1) 最大布线长度假定插入损耗为 0.2dB/英寸/GHz。如果插入损耗大于 0.2dB/英寸/GHz，则必须相应地减小最大布线长度。

8.2.2 详细设计过程

图 8-2 展示了 TUSB564-Q1 器件的典型用法。该器件可通过 GPIO 引脚或通过其 I²C 接口控制。在下面所示的示例中，使用 Type-C PD 控制器通过 I²C 接口来配置该器件。在 I²C 模式下，可以通过 I²C 寄存器独立控制每个接收器的均衡设置。因此，配置引脚 CTL1 和所有均衡引脚 (EQ[1:0]、SSEQ[1:0] 和 DPEQ[1:0]) 均可保持未连接状态。如果这些引脚保持未连接状态，则 TUSB564-Q1 7 位 I²C 目标地址为 0x12，因为 DPEQ/A1 和 SSEQ0/A0 都处于引脚电平 “F”。如果需要不同的 I²C 目标地址，请将 DPEQ/A1 和 SSEQ0/A0 引脚设置为可生成所需 I²C 目标地址的电平。




图 8-2. 应用电路

ADVANCE INFORMATION

8.2.2.1 ESD 保护

可能需要整合 ESD 元件以保护 TUSB564-Q1 免受静电放电 (ESD) 的影响。TI 建议遵循 表 8-2 中列出的 ESD 保护建议。大于 表 8-2 中规定值的钳位电压可能要求在每个差分引脚上设置 R_{ESD} 。将 ESD 元件布置在 USB 连接器附近。

表 8-2. ESD 二极管推荐特性

参数	建议
击穿电压	$\geq 3.5V$
I/O 线电容	数据速率 $\leq 5Gbps$: $\leq 0.50pF$
	数据速率 $> 5Gbps$: $\leq 0.35pF$
任何 P 和 N I/O 引脚之间的电容差值	$\leq 0.07pF$
8A I_{PP} IO 至 GND 时的钳位电压 ⁽¹⁾	$\leq 4.5V$
典型动态电阻	$\leq 30m\Omega$

(1) 符合 IEC 61000-4-5 (8/20 μs 电流波形)

表 8-3. 推荐的 ESD 保护元件


制造商	器件型号	R_{ESD} 支持 $\pm 8kV$ 的 IEC 61000-4-2 接触放电
Nexperia	PUSB3FR4	无
Nexperia	PESD2V8Y1BSF	无
德州仪器 (TI)	TPD1E04U04DPLR	2 Ω
德州仪器 (TI)	TPD4E02B04DQAR	2 Ω

8.2.2.2 DisplayPort UFP_D 引脚分配 E 支持

如果采取如下所述的特殊措施，TUSB564-Q1 器件可用于使用 DisplayPort UFP_D 引脚分配 E 使用案例的系统。对于 UFP_D 引脚分配 E，主链路和 AUX 信号在 Type-C 插座引脚上相对于引脚分配 C 的极性相反。此外，在 Type-C 插座上，相对于引脚分配 C，通道 0 的位置与通道 1 的位置交换，通道 2 的位置与通道 3 的位置交换。为了正确接收 DisplayPort 视频信号，系统必须了解上述信号变化。

是否在处理引脚分配 E 的系统中使用 TUSB564-Q1，取决于 DisplayPort AUX 信号的 AUX 至 SBU 切换是由 TUSB564-Q1 在内部执行还是由 PD 控制器等外部器件执行。它还取决于所使用的配置模式：I²C 模式或 GPIO 模式。在所有这些情况下，TUSB564-Q1 会按照接收到的样子传递主链路信号的极性。DisplayPort 接收端必须处理这些信号的极性反转。此外，DisplayPort 接收端必须按照 TUSB564-Q1 器件接收到的以下通道到引脚映射进行通道交换：通道 0 → DP1，通道 1 → DP0，通道 2 → DP3 和通道 3 → DP2。


采用由 TUSB564-Q1 器件在内部执行 AUX 至 SBU 切换的使用案例如图 8-3 所示。如果 TUSB564-Q1 器件配置是通过 I²C 模式实现的，则必须通过设置 AUX_SNOOP_DISABLE 寄存器 0x13[7] = 1'b1 来禁用 AUX 监测，并且必须通过 AUX_SBU_OVR 寄存器 0x13[5:4] 执行 AUX 至 SBU 的手动切换：对于正常的 USB Type-C 插头方向，AUX_SBU_OVR = 2'b01；或者当接收到引脚分配 E 信号时，对于翻转的 USB Type-C 插头方向，AUX_SBU_OVR = 2'b10。如果 TUSB564-Q1 器件配置是通过 GPIO 模式实现的，则会自动激活所有四个 DisplayPort 通道。DisplayPort 接收端设备必须处理 AUX 和主链路信号的极性反转以及主链路通道交换。



Copyright © 2017, Texas Instruments Incorporated

图 8-3. 采用内部 AUX 切换的 UFP_D 引脚分配 E 的 DisplayPort AUX 连接

采用外部器件执行 AUX 至 SBU 切换的使用案例如图 8-4 所示。在这个示例中，假定 PD 控制器能够校正 AUX 信号的极性反向并为 TUSB564-Q1 提供已校正极性的 AUX 信号（通过其 AUXp/AUXn 引脚）。如果 TUSB564-Q1 器件配置是通过 I²C 模式实现的，则通过设置 AUX_SNOOP_DISABLE 寄存器 0x13[7]=1'b1 来禁用 AUX 监测。DisplayPort 接收端设备必须处理主链路信号的极性反转以及主链路通道交换。



Copyright © 2017, Texas Instruments Incorporated

图 8-4. 采用外部 AUX 切换的 UFP_D 引脚分配 E 的 DisplayPort AUX 连接

8.2.3 PCB 插入损耗曲线





图 8-5. FR4 PCB 布线的插入损耗


8.3 系统示例

8.3.1 仅 USB 3.1

当 CTL1 引脚为低电平并且 CTL0 引脚为高电平时，TUSB564-Q1 处于仅 USB3.1 模式。



Copyright © 2017, Texas Instruments Incorporated



Copyright © 2017, Texas Instruments Incorporated

图 8-7. 仅 USB3.1 一带翻转 (CTL1 = L , CTL0 = H , FLIP = H)

8.3.2 USB 3.1 和 2 通道 DisplayPort

当 CTL1 引脚为高电平且 CTL0 引脚为高电平时，TUSB564-Q1 以 USB3.1 和 2 个通道 DisplayPort 模式运行。




图 8-8. USB3.1 + 2 通道 DP - 无翻转 (CTL1 = H , CTL0 = H , FLIP = L)





图 8-9. USB3.1 + 2 通道 DP — 翻转 (CTL1 = H , CTL0 = H , FLIP = H)


8.3.3 仅 DisplayPort

当 CTL1 引脚为高电平且 CTL0 引脚为低电平时，TUSB564-Q1 以 4 个通道 DisplayPort 模式运行。



Copyright © 2017, Texas Instruments Incorporated

图 8-10. 4 通道 DP — 无翻转 (CTL1 = H , CTL0 = L , FLIP = L)



Copyright © 2017, Texas Instruments Incorporated

图 8-11. 4 通道 DP — 带翻转 (CTL1 = H , CTL0 = L , FLIP = H)

8.4 电源相关建议

TUSB564-Q1 旨在使用 3.3V 电源来运行。请勿使用超出 *建议运行条件* 中所列的电平。如果使用电压较高的系统电源，可以使用电压稳压器将电压降至 3.3V。使用去耦电容器来降低噪声并提高电源完整性。在每个电源引脚和接地端之间连接一个 0.1μF 电容器。

8.5 布局

8.5.1 布局指南

1. 使用受控 90 Ω 差分阻抗 ($\pm 15\%$) 布线 RXP/N 和 TXP/N 对。
2. 远离其他高速信号。
3. 将对内布线保持在 2mil 以内。
4. 使长度匹配位于不匹配位置附近。
5. 每对应至少间隔信号布线宽度的 3 倍。
6. 尽量减少使用弯曲的差分布线。使用弯曲时，务必确保左右弯曲数量尽可能相等，弯曲角度 ≥ 135 度。这最大程度地减少了由弯曲引起的任何长度不匹配，因此最大程度地减少了弯曲对 EMI 的影响。
7. 在同一层布线所有差分对。
8. 尽量减少过孔数量。TI 建议将过孔数量保持在 2 个或更少。
9. 在靠近接地平面的层上保留布线。
10. 请勿在任何平面分割点布线差分对。
11. 注意，添加测试点可能导致阻抗不连续，从而对信号性能产生负面影响。如果使用测试点，应将点串联并对称放置。这些点的布置方式不得使差分对上产生残桩。

8.5.2 布局示例




图 8-12. 布局示例

9 寄存器映射

表 9-1. 寄存器说明

访问标签	名称	含义
R	读取	此字段可由软件读取
W	写入	此字段可由软件写入
S	设置	可通过写 1 来设置此字段。对此字段写零不起作用。
C	清除	可通过写 1 来清除此字段。对此字段写零不起作用。
U	更新	硬件可以自主更新此字段。
不适用	无访问权限	不可访问或不适用

9.1 通用寄存器 (地址 = 0x0A) [复位 = 00000001]

图 9-1. 通用寄存器

7	6	5	4	3	2	1	0
保留	保留	保留	EQ_OVERRIDE	HPDIN_OVRRI DE	FLIPSEL	CTLSEL[1:0].	
R	R	R	R/W	R/W	R/W	R/W	

说明：R/W = 读取/写入；R = 只读；-n = 复位后的值

表 9-2. 通用寄存器

位	字段	类型	复位	说明
7:5	保留。	R	00	保留。
4	EQ_OVERRIDE	R/W	0	设置此字段允许软件使用寄存器中的 EQ 设置，而不是引脚的采样值。 0：基于 EQ 引脚 (SSEQ[1:0]、EQ[1:0] 和 DPEQ[1:0]) 采样状态的 EQ 设置。 1：基于每个 EQ 寄存器的编程值的 EQ 设置
3	DP_EN_CTRL	R/W	0	控制 DisplayPort 功能是通过 CTLSEL1 寄存器还是 CTL1 引脚控制。 0：基于 CTLSEL1 寄存器启用/禁用 DisplayPort。 1：基于 CTL1 引脚的状态启用/禁用 DisplayPort。
2	FLIPSEL	R/W	0	FLIPSEL. 有关此字段功能的信息，请参阅表 7-5 和表 7-6。
1:0	CTLSEL[1:0].	R/W	01	00：已禁用。USB3 和 DisplayPort 的所有 RX 和 TX 都被禁用。 01：启用仅 USB3.1。(默认值) 10：启用四个 DisplayPort 通道。 11：两个 DisplayPort 通道和一个 USB3.1

9.2 DisplayPort 控制/状态寄存器 (地址= 0x10) [复位= 00000000]

图 9-2. DisplayPort 控制/状态寄存器 (0x10)

7	6	5	4	3	2	1	0
DP1EQ_SEL				DP3EQ_SEL			
R/W/U				R/W/U			

说明：R/W = 读取/写入；R = 只读；-n = 复位后的值

表 9-3. DisplayPort 控制/状态寄存器 (0x10)

位	字段	类型	复位	说明
7:4	DP1EQ_SEL	R/W/U	0000	此字段选择 DP 通道 1 的 EQ 电平。当 EQ_OVERRIDE = 1'b0 时，此字段反映 DPEQ[1:0] 引脚的采样状态。当 EQ_OVERRIDE = 1'b1 时，软件可以基于写入此字段的值来更改 DP 通道 1 的 EQ 设置。

表 9-3. DisplayPort 控制/状态寄存器 (0x10) (续)

位	字段	类型	复位	说明
3:0	DP3EQ_SEL	R/W/U	0000	此字段选择 DP 通道 3 的 EQ 电平。当 EQ_OVERRIDE = 1'b0 时，此字段反映 DPEQ[1:0] 引脚的采样状态。当 EQ_OVERRIDE = 1'b1 时，软件可以基于写入此字段的值来更改 DP 通道 3 的 EQ 设置。

9.3 DisplayPort 控制/状态寄存器 (地址= 0x11) [复位= 00000000]

图 9-3. DisplayPort 控制/状态寄存器 (0x11)

7	6	5	4	3	2	1	0
DP0EQ_SEL				DP2EQ_SEL			
R/W/U				R/W/U			

说明：R/W = 读取/写入；R = 只读；-n = 复位后的值

表 9-4. DisplayPort 控制/状态寄存器 (0x11)

位	字段	类型	复位	说明
7:4	DP0EQ_SEL	R/W/U	0000	此字段选择 DP 通道 0 的 EQ 电平。当 EQ_OVERRIDE = 1'b0 时，此字段反映 DPEQ[1:0] 引脚的采样状态。当 EQ_OVERRIDE = 1'b1 时，软件可以基于写入此字段的值来更改 DP 通道 0 的 EQ 设置。
3:0	DP2EQ_SEL	R/W/U	0000	此字段选择 DP 通道 2 的 EQ 电平。当 EQ_OVERRIDE = 1'b0 时，此字段反映 DPEQ[1:0] 引脚的采样状态。当 EQ_OVERRIDE = 1'b1 时，软件可以基于写入此字段的值来更改 DP 通道 2 的 EQ 设置。

9.4 DisplayPort 控制/状态寄存器 (地址= 0x12) [复位= 00000000]

图 9-4. DisplayPort 控制/状态寄存器 (0x12)

7	6	5	4	3	2	1	0
保留	SET_POWER_STATE		LANE_COUNT_SET				
R	RU		RU				

说明：R/W = 读取/写入；R = 只读；-n = 复位后的值

表 9-5. DisplayPort 控制/状态寄存器 (0x12)

位	字段	类型	复位	说明
7	保留	R	0	保留
6:5	SET_POWER_STATE	R/U	00	此字段表示 AUX 写入 DPCD 地址 0x00600 的监测值。当 AUX_SNOOP_DISABLE = 1'b0 时，TUSB564-Q1 会根据监测值启用或禁用 DP 通道。当 AUX_SNOOP_DISABLE = 1'b1 时，DP 通道启用/禁用由 DPx_DISABLE 寄存器的状态决定，其中 x = 0、1、2 或 3。当 CTLSEL1 从 1'b1 更改为 1'b0 时，通过硬件复位将此字段复位为 2'b00。
4:0	LANE_COUNT_SET	R/U	00000	此字段代表 AUX 写入 DPCD 地址 0x00101 寄存器的监测值。当 AUX_SNOOP_DISABLE = 1'b0 时，TUSB564-Q1 会启用由监测值指定的 DP 通道。禁用未使用的 DP 通道以降低功耗。当 AUX_SNOOP_DISABLE = 1'b1 时，DP 通道启用/禁用由 DPx_DISABLE 寄存器决定，其中 x = 0、1、2 或 3。当 CTLSEL1 从 1'b1 变为 1'b0 时，通过硬件复位将此字段复位为 0x0。

9.5 DisplayPort 控制/状态寄存器 (地址 = 0x13) [复位 = 00000000]

图 9-5. DisplayPort 控制/状态寄存器 (0x13)

7	6	5	4	3	2	1	0
AUX_SNOOP_DISABLE	保留	AUX_SBU_OVR	DP3_DISABLE	DP2_DISABLE	DP1_DISABLE	DP0_DISABLE	
R/W	R	R/W	R/W	R/W	R/W	R/W	R/W

说明：R/W = 读取/写入；R = 只读；-n = 复位后的值

表 9-6. DisplayPort 控制/状态寄存器 (0x13)

位	字段	类型	复位	说明
7	AUX_SNOOP_DISABLE	R/W	0	0：启用 AUX 监测。(默认值) 1：禁用 AUX 监测。
6	保留	R	0	保留
5:4	AUX_SBU_OVR	R/W	00	此字段根据 CTL1 和 FLIP 将 AUXp 或 AUXn 覆盖为 SBU1 或 SBU2 连接和断开。无论 CTLSEL1 和 FLIPSEL 寄存器的状态如何，将此字段更改为 2'b01 或 2'b10 将允许流量通过 AUX 传输到 SBU 00：AUX 至 SBU 连接/断开由 CTLSEL1 和 FLIPSEL 确定 (默认值) 01：AUXn -> SBU1 和 AUXp -> SBU2 连接始终启用。 10：AUXn -> SBU2 和 AUXp -> SBU1 连接始终启用。 11：AUX 至 SBU 断开。
3	DP3_DISABLE	R/W	0	当 AUX_SNOOP_DISABLE = 1'b1 时，此字段可用于启用或禁用 DP 通道 3。当 AUX_SNOOP_DISABLE = 1'b0 时，对此字段的更改对通道 3 功能没有影响。 0：启用 DP 通道 3 (默认值) 1：禁用 DP 通道 3。
2	DP2_DISABLE	R/W	0	当 AUX_SNOOP_DISABLE = 1'b1 时，此字段可用于启用或禁用 DP 通道 2。当 AUX_SNOOP_DISABLE = 1'b0 时，对此字段的更改对通道 2 功能没有影响。 0：启用 DP 通道 2 (默认值) 1：禁用 DP 通道 2。
1	DP1_DISABLE	R/W	0	当 AUX_SNOOP_DISABLE = 1'b1 时，此字段可用于启用或禁用 DP 通道 1。当 AUX_SNOOP_DISABLE = 1'b0 时，对此字段的更改对通道 1 功能没有影响。 0：启用 DP 通道 1 (默认值) 1：禁用 DP 通道 1。
0	DP0_DISABLE	R/W	0	禁用。当 AUX_SNOOP_DISABLE = 1'b1 时，此字段可用于启用或禁用 DP 通道 0。当 AUX_SNOOP_DISABLE = 1'b0 时，对此字段的更改对通道 0 功能没有影响。 0：启用 DP 通道 0 (默认值) 1：禁用 DP 通道 0。

9.6 USB3.1 控制/状态寄存器 (地址 = 0x20) [复位 = 00000000]

图 9-6. USB3.1 控制/状态寄存器 (0x20)

7	6	5	4	3	2	1	0
EQ2_SEL				EQ1_SEL			
R/W/U				R/W/U			

说明：R/W = 读取/写入；R = 只读；-n = 复位后的值

表 9-7. USB3.1 控制/状态寄存器 (0x20)

位	字段	类型	复位	说明
7:4	EQ2_SEL	R/W/U	0000	此字段选择 USB3.1 RX2 接收器的 EQ 电平。当 EQ_OVERRIDE = 1'b0 时，此字段反映 EQ[1:0] 引脚的采样状态。当 EQ_OVERRIDE = 1'b1 时，软件可以基于写入此字段的值来更改 USB3.1 RX2 接收器的 EQ 设置。
3:0	EQ1_SEL	R/W/U	0000	此字段选择 USB3.1 RX1 接收器的 EQ 电平。当 EQ_OVERRIDE = 1'b0 时，此字段反映 EQ[1:0] 引脚的采样状态。当 EQ_OVERRIDE = 1'b1 时，软件可以基于写入此字段的值来更改 USB3.1 RX1 接收器的 EQ 设置。

9.7 USB3.1 控制/状态寄存器 (地址 = 0x21) [复位 = 00000000]

图 9-7. USB3.1 控制/状态寄存器 (0x21)

7	6	5	4	3	2	1	0
保留				SSEQ_SEL			
R				R/W/U			

说明：R/W = 读取/写入；R = 只读；-n = 复位后的值

表 9-8. USB3.1 控制/状态寄存器 (0x21)

位	字段	类型	复位	说明
7:4	保留	R	0000	保留
3:0	SSEQ_SEL	R/W/U	0000	对于 USB3.1 SSTXP/N 接收器，此字段选择 0dB 至 11dB 的 EQ。当 EQ_OVERRIDE = 1'b0 时，此字段反映 SSEQ[1:0] 引脚的采样状态。当 EQ_OVERRIDE = 1'b1 时，软件可以根据写入此字段的值更改 USB3.1 SSTXP/N 接收器的 EQ 设置。

9.8 USB3.1 控制/状态寄存器 (地址 = 0x22) [复位 = 00000000]

图 9-8. USB3.1 控制/状态寄存器 (0x22)

7	6	5	4	3	2	1	0
CM_ACTIVE	LFPS_EQ	U2U3_LFPS_D EBOUNCE	DISABLE_U2U 3_RXDET	DFP_RXDET_INTERVAL	USB3_COMPLIANCE_CTRL		
R/U	R/W	R/W	R/W	R/W	R/W		

说明：R/W = 读取/写入；R = 只读；-n = 复位后的值

表 9-9. USB3.1 控制/状态寄存器 (0x22)

位	字段	类型	复位	说明
7	CM_ACTIVE	R/U	0	0：器件不在 USB 3.1 合规性模式下。(默认值) 1：器件在 USB 3.1 合规性模式下
6	LFPS_EQ	R/W	0	控制基于 EQ1_SEL、EQ2_SEL 和 SSEQ_SEL 的 EQ 设置是否应用于接收到的 LFPS 信号。 0 - 接收 LFPS 时 EQ 设置为零 (默认值) 1 - 接收 LFPS 时 EQ 设置为 EQ1_SEL、EQ2_SEL 和 SSEQ_SEL。
5	U2U3_LFPS_DEBOUNCE	R/W	0	0：在 U2/U3 退出前 LFPS 无去抖。(默认值) 1：在 U2/U3 退出之前，LFPS 为 200μs 去抖。
4	DISABLE_U2U3_RXDET	R/W	0	0：在 U2/U3 中启用 Rx.Detect。(默认值) 1：在 U2/U3 中禁用 Rx.Detect。
3:2	DFP_RXDET_INTERVAL	R/W	00	此字段控制下行端口 (TX1P/N 和 TX2P/N) 的 Rx.Detect 间隔。 00：8ms 01：12ms (默认设置) 10：保留 11：保留
1:0	USB3_COMPLIANCE_CTRL	R/W	00	00：FSM 确定的合规性模式。(默认值) 01：在 DFP 方向 (SSTX -> TX1/TX2) 启用合规性模式 10：在 UFP 方向 (RX1/RX2 -> SSRX) 启用合规性模式 11：禁用合规性模式。

10 器件和文档支持

10.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

10.2 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

10.3 商标

DisplayPort™ is a trademark of Video Electronics Standards Association.

TI E2E™ is a trademark of Texas Instruments.

USB Type-C® and USB-C® are registered trademarks of USB Implementers Forum.

所有商标均为其各自所有者的财产。

10.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

10.5 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。


11 修订历史记录

日期	修订版本	注释
May 2024	*	初始发行版

12 机械、封装和可订购信息


以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

12.1 卷带包装信息



器件	封装类型	封装图	引脚数	SPQ	卷带直径 (mm)	卷带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 象限
TUSB564RGFRQ1	VQFN	RGF	40	3000	330.0	16.4	5.25	7.25	1.45	8.0	16.0	Q1
TUSB564RGFTQ1	VQFN	RGF	40	250	330.0	16.4	5.25	7.25	1.45	8.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS



器件	封装类型	封装图	引脚数	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
TUSB564RGFRQ1	VQFN	RGF	40	3000	367.0	367.0	35.0
TUSB564RGFTQ1	VQFN	RGF	40	250	367.0	367.0	35.0

ADVANCE INFORMATION


12.2 机械数据

ADVANCE INFORMATION

PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK- NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

VQFN - 1 mm max height

RGF0040F

PLASTIC QUAD FLATPACK- NO LEAD




NOTES: (continued)

- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK- NO LEAD

RGF0040F

SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
69% PRINTED COVERAGE BY AREA
SCALE: 12X

4225901/A 05/2020

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
PTUSB564RGFRQ1	ACTIVE	VQFN	RGF	40	3000	TBD	Call TI	Call TI	-40 to 105		Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBsolete: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TUSB564-Q1 :

- Catalog : [TUSB564](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

GENERIC PACKAGE VIEW


RGF 40

VQFN - 1 mm max height

5 x 7, 0.5 mm pitch

PLASTIC QUAD FLAT PACK- NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024，德州仪器 (TI) 公司