


LMR51635 采用 SOT-23 封装的 4.3V 至 60V、3.5A 同步降压转换器

1 特性

- 专用于条件严苛的工业应用：
 - 输入电压范围为 4.3V 至 60V
 - 3.5A 持续输出电流
 - 75ns 最短导通时间
 - 400kHz 开关频率
 - 展频频谱 (PFM 模式)
 - 40°C 至 150°C 的结温范围
 - 96% 最大占空比
 - 具有预偏置输出的单调启动
 - 断续模式短路保护
 - 精密使能端
 - 室温下 $\pm 1\%$ 容差电压基准
- 设计小巧且易于使用：
 - 集成同步整流
 - 内置补偿功能，便于使用
 - SOT-23 封装
- 使用 LMR51635 并借助 **WEBENCH® Power Designer** 创建定制设计方案

2 应用

- 大型电器
- PLC、DCS 和 PAC
- 智能电表
- 通用宽输入电压电源



简化原理图

3 说明

LMR51635 是一款简单易用的宽 V_{IN} 同步降压转换器，能够驱动高达 3.5A 的负载电流。该器件具有 4.3V 至 60V 的宽输入电压范围，适用于从非稳压源进行电源调节的各种工业应用。


LMR51635 以 400kHz 的开关频率运行，支持使用相对较小的电感器，以实现经优化的设计尺寸。该器件具有脉冲频率调制 (PFM 版本)，可在轻负载条件下实现高效率。通过在内部实现软启动和补偿电路，可更大限度地减少器件所用的外部元件。

该器件内置保护功能，例如逐周期电流限制、断续模式短路保护以及在功耗过大情况下的热关断。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
LMR51635	DDC (SOT-23-THN, 6)	2.9mm × 2.8mm

- (1) 有关更多信息，请参阅节 11。
 (2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



效率与输出电流间的关系；
 $V_{OUT} = 5V$ ，400kHz



内容

1 特性	1	7.4 器件功能模式	13
2 应用	1	8 应用和实施	14
3 说明	1	8.1 应用信息.....	14
4 器件比较表	3	8.2 典型应用.....	14
5 引脚配置和功能	3	8.3 电源相关建议.....	19
6 规格	4	8.4 布局.....	19
6.1 绝对最大额定值.....	4	9 器件和文档支持	21
6.2 ESD 等级.....	4	9.1 器件支持.....	21
6.3 建议运行条件.....	4	9.2 文档支持.....	21
6.4 热性能信息.....	5	9.3 接收文档更新通知.....	21
6.5 电气特性.....	5	9.4 支持资源.....	21
6.6 系统特性.....	6	9.5 商标.....	21
6.7 典型特性.....	7	9.6 静电放电警告.....	21
7 详细说明	8	9.7 术语表.....	22
7.1 概述.....	8	10 修订历史记录	22
7.2 功能方框图.....	8	11 机械、封装和可订购信息	23
7.3 特性说明.....	9	11.1 卷带包装信息.....	23

4 器件比较表

可订购器件型号	输出电流	频率	PFM 或 FPWM	展频	输出
PLMR51635XDDCR	3.5A	400kHz	PFM	是	可调节

5 引脚配置和功能




图 5-1. 6 引脚 SOT-23-THN，DDC 封装（顶视图）

表 5-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	否		
FB	1	A	转换器的反馈输入。连接电阻分压器以设置输出电压。在运行期间，请勿使该端子发生接地短路。
EN	2	A	转换器的精密使能输入。不能悬空。高电平 = 开启，低电平 = 关闭。可连接至 VIN。精密使能输入允许通过外部电阻分压器实现可调节 UVLO。
VIN	3	P	内部偏置 LDO 和高侧 FET 的电源输入引脚。连接到输入电源和输入旁路电容器 C _{IN} 。输入旁路电容器必须直接连接到此引脚和 GND。
GND	4	G	电源地引脚。在内部连接到低侧 FET 的源极。连接到系统地，以及 C _{IN} 和 C _{OUT} 的接地侧。尽量缩短到 C _{IN} 的距离。
SW	5	P	转换器的开关输出。在内部连接到高侧 FET 的源极和低侧 FET 的漏极。连接到功率电感器。
CB	6	P	高侧 FET 驱动器的自举电容连接。在该引脚与 SW 引脚之间连接一个 100nF 优质电容器。

(1) A = 模拟，P = 电源，G = 地

6 规格

6.1 绝对最大额定值

在 -40°C 至 150°C 结温范围内测得 (除非另外说明) ⁽¹⁾

		最小值	最大值	单位
输入电压	VIN 至 GND	-0.3	63	V
输入电压	EN 到 GND	-0.3	V _{IN} + 0.3	V
输入电压	FB 至 GND	-0.3	5.5	V
输出电压	SW 至 GND	-0.3	63	V
输出电压	SW 至 GND (瞬变小于 10ns)	-3.5	65	V
输出电压	CBOOT 至 SW	-0.3	5.5	V
结温 T _J		-40	150	°C
贮存温度, T _{stg}		-55	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件之外但又在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能会影响器件的可靠性、功能和性能, 并缩短器件的寿命。

6.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±1500	V
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	±750	

- (1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。
(2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在推荐的 -40°C 到 150°C 工作结温范围内测得 (除非另外说明) ⁽¹⁾

		最小值	标称值	最大值	单位
输入电压	VIN 至 GND	4.3		60	V
输入电压	EN	0		V _{IN}	V
输入电压	FB	0		4.5	V
输出电压	V _{OUT} ⁽²⁾	0.8		30	V
输出电流	I _{OUT} (LM51635) ⁽³⁾		3.5		A
T _J	工作结温 ⁽⁴⁾	-40		+150	°C

- (1) 建议运行条件表示器件可正常工作的条件, 但不规定具体的性能限制。有关符合要求的规格, 请参阅“电气特性”表。
(2) 在任何情况下, 输出电压都不得降至零伏以下。
(3) 在高开关频率或高环境温度下运行时, 最大持续直流电流可能会降低。有关详细信息, 请参阅“应用”部分。
(4) 高结温会缩短工作寿命。结温高于 150°C 时, 工作寿命会缩短。

6.4 热性能信息

此表中给出的 $R_{\theta JA}$ 值仅用于与其他封装的比较，不能用于设计目的。这些值是根据 JESD 51-7 计算的，并在 4 层 JEDEC 板上进行了仿真。它并不代表在实际应用中获得的性能。例如，使用 4 层 PCB，可以实现 $R_{\theta JA} = 48.5^{\circ}\text{C/W}$ 。

热性能指标 ⁽¹⁾		LMR51635	单位
		DDC(SOT-23-6)	
		6 引脚	
$R_{\theta JA}$	结至环境热阻	105.2	$^{\circ}\text{C/W}$
$R_{\theta JA(\text{effective})}$	结至环境热阻 (TI EVM)	48.5	$^{\circ}\text{C/W}$
$R_{\theta JC(\text{top})}$	结至外壳 (顶部) 热阻	49.8	$^{\circ}\text{C/W}$
$R_{\theta JB}$	结至电路板热阻	24.1	$^{\circ}\text{C/W}$
ψ_{JT}	结至顶部特征参数	6.2	$^{\circ}\text{C/W}$
ψ_{JB}	结至电路板特征参数	23.9	$^{\circ}\text{C/W}$

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册。

6.5 电气特性

限值适用于 -40°C 至 $+150^{\circ}\text{C}$ 工作结温范围 (T_J) (除非另外说明)。最小和最大值⁽¹⁾经过测试、设计和统计相关性分析确定。典型值表示 $T_J = 25^{\circ}\text{C}$ 条件下最有可能达到的参数标准，仅供参考。除非另有说明，以下条件适用： $V_{IN} = 24\text{V}$ 。

参数		测试条件	最小值	典型值	最大值	单位
电源						
$I_Q(V_{IN})$	V_{IN} 静态电流 (非开关) ⁽²⁾	$V_{EN} = 3\text{V}$, 仅限 PFM 型号		26	46	μA
$I_{SD}(V_{IN})$	V_{IN} 关断电源电流	$V_{EN} = 0\text{V}$		2.0		μA
UVLO						
$V_{IN_UVLO(R)}$	V_{IN} UVLO 上升阈值	V_{IN} 上升		4.0	4.2	V
$V_{IN_UVLO(F)}$	V_{IN} UVLO 下降阈值	V_{IN} 下降		3.8		V
$V_{IN_UVLO(H)}$	V_{IN} UVLO 迟滞			0.2		V
ENABLE						
$V_{EN(R)}$	EN 电压上升阈值	EN 上升, 启用开关	1.1	1.227	1.36	V
$V_{EN(F)}$	EN 电压下降阈值	EN 下降, 禁用开关	0.85	1.0	1.15	V
$I_{EN(P2)}$	EN 引脚拉电流后 EN 上升阈值	$V_{EN} = 3\text{V}$		10	50	nA
基准电压						
V_{FB}	基准电压		0.788	0.8	0.812	V
$I_{FB(LKG)}$	FB 输入漏电流	$V_{FB} = 0.8\text{V}$		0.2		nA
开关频率						
$f_{SW1(CCM)}$	开关频率, CCM 运行	“X” 版本	340	400	460	kHz
F_{Dither}	开关频率抖动	PFM 选项, 中心频率上的频率抖动		$\pm 8.5\%$		
启动						
t_{SS}	内部固定软启动时间	内部基准从 0.08V 上升至 0.72V 的时间		4.0		ms
功率级						
$R_{DS(on)(HS)}$	高侧 MOSFET 导通电阻	$I_{SW} = -100\text{mA}$		79		m Ω
$R_{DS(on)(LS)}$	低侧 MOSFET 导通电阻	$I_{SW} = 100\text{mA}$		45		m Ω
t_{ON-MIN}	最小 ON 脉冲宽度	$V_{IN} = 24\text{V}$, $I_{OUT} = 1\text{A}$		70		ns
t_{ON-MAX}	最大 ON 脉冲宽度	$V_{IN} = 12\text{V}$, $I_{OUT} = 1\text{A}$		5		μs
$t_{OFF-MIN}$	最小 OFF 脉冲宽度	$V_{IN} = 5\text{V}$		200		ns
升压电路						

6.5 电气特性 (续)

限值适用于 -40°C 至 $+150^{\circ}\text{C}$ 工作结温范围 (T_J) (除非另外说明)。最小和最大值⁽¹⁾经过测试、设计和统计相关性分析确定。典型值表示 $T_J = 25^{\circ}\text{C}$ 条件下最有可能达到的参数标准,仅供参考。除非另有说明,以下条件适用: $V_{IN} = 24\text{V}$ 。

参数		测试条件	最小值	典型值	最大值	单位
高侧栅极驱动器						
过流保护						
$I_{HS_PK(OC)}$	高侧峰值电流限值 ⁽³⁾	3.5A 版本	4.2	5.1	6.0	A
$I_{LS_V(OC)}$	低侧谷值电流限值 ⁽³⁾	3.5A 版本	3.2	4.0	4.8	A
I_{ZC}	过零检测电流阈值			0		A
热关断						
$T_{J(SD)}$	热关断阈值 ⁽¹⁾	温度上升		165		$^{\circ}\text{C}$
$T_{J(HYS)}$	热关断迟滞 ⁽¹⁾			20		$^{\circ}\text{C}$

- (1) 最小值和最大值限值在 25°C 下经过 100% 生产测试。使用统计质量控制 (SQC) 方法通过相关性验证了工作温度范围内的限值。这些限值用于计算平均出厂质量水平 (AOQL)。
- (2) 这是器件开环使用的电流,并不代表稳压时系统的总输入电流。
- (3) 此表中的电流限值在生产中经过开环测试。它们可能不同于闭环应用中的限值。

6.6 系统特性

以下规格适用于具有标称元件值的典型应用电路。典型值列中的规格仅适用于 $T_J = 25^{\circ}\text{C}$ 的情况。最小值 (MIN) 和最大值 (MAX) 列中的规格适用于典型元件在 $T_J = -40^{\circ}\text{C}$ 至 150°C 温度范围内的情况。量产测试未指定这些规格。

参数		测试条件	最小值	典型值	最大值	单位
V_{IN}	工作输入电压范围		4.3		60	V
V_{OUT}	可调输出电压调节 ⁽¹⁾	PFM 运行	-1.5%		2.5%	
I_{SUPPLY}	稳压时的输入电源电流	$V_{IN} = 24\text{V}$, $V_{OUT} = 3.3\text{V}$, $I_{OUT} = 0\text{A}$, $R_{FBT} = 1\text{M}\Omega$, PFM 型号		28		μA
D_{MAX}	最大开关占空比 ⁽²⁾			96%		
V_{HC}	触发短路断续模式所需的 FB 引脚电压			0.32		V
T_{SD}	热关断温度	关断温度		165		$^{\circ}\text{C}$
T_{SD}	热关断温度	恢复温度		145		$^{\circ}\text{C}$

- (1) $V_{IN} = 24\text{V}$ 、 $I_{OUT} = 0\text{A}$ 至满载时 V_{OUT} 与标称输出电压值的偏差
- (2) 在压降运行中,通过降低开关频率来增加实际占空比。最低频率被钳位在大约: $F_{MIN} = 1 / (t_{ON-MAX} + t_{OFF-MIN})$ 。 $D_{MAX} = t_{ON-MAX} / (t_{ON-MAX} + t_{OFF-MIN})$ 。

6.7 典型特性

$V_{IN} = 24V$, $f_{SW} = 400kHz$, $T_A = 25^{\circ}C$ (除非另有说明)




图 6-1. 效率与负载电流间的关系 (5V)




图 6-2. 负载调整率 (5V)




图 6-3. I_Q 与温度间的关系




图 6-4. V_{IN} UVLO 与温度间的关系




图 6-5. 基准电压与温度间的关系




图 6-6. HS 和 LS 电流限制与温度间的关系

7 详细说明

7.1 概述

LMR51635 转换器是一款简单易用的同步直流/直流降压转换器，工作电源电压为 4.3V 至 60V。LMR51635 能够以非常小的设计尺寸提供高达 3.5A 的直流负载电流。


LMR51635 采用固定频率峰值电流模式控制。PFM 版本在轻负载时会进入 PFM 模式来实现高效率。该器件具有内部补偿功能，可节约设计时间并只需少量外部元件。

精密使能和内部软启动等其他特性为各种应用提供了灵活且易于使用的解决方案。保护特性包括以下几项：

- 热关断
- V_{IN} 欠压锁定
- 逐周期电流限制
- 断续模式短路保护

该系列器件需要极少外部元件，引脚排列的设计可实现简单且优化的 PCB 布局。

7.2 功能方框图



7.3 特性说明

7.3.1 固定频率峰值电流模式控制

LMR51635 的以下运行说明针对节 7.2 和图 7-1 中的波形。LMR51635 是一款同步降压转换器，具有集成式高侧 (HS) 和低侧 (LS) 开关 (同步整流器)。LMR51635 通过使用受控的占空比打开高侧和低侧 NMOS 开关，来提供稳定的输出电压。高侧开关导通期间，SW 引脚电压上升至约 V_{IN} ，电感器电流 i_L 以线性斜率 $(V_{IN} - V_{OUT})/L$ 增加。当高侧开关被控制逻辑关闭时，低侧开关在经过反击穿死区时间后将会导通。电感电流通过低侧开关以斜率 V_{OUT}/L 放电。降压转换器的控制参数为占空比 $D = t_{ON}/T_{SW}$ ，其中 t_{ON} 是高侧开关导通时间， T_{SW} 是开关周期。转换器控制环路通过调整占空比 D 来维持恒定的输出电压。在可忽略损耗的理想降压转换器中， D 与输出电压成正比，与输入电压成反比： $D = V_{OUT}/V_{IN}$ 。




图 7-1. 连续导通模式 (CCM) 下的 SW 节点和电感器电流波形

LMR51635 采用固定频率峰值电流模式控制。它使用电压反馈环路并基于电压偏移量调节峰值电流命令来实现精确的直流电压调节。通过检测高侧开关的峰值电感电流，并与峰值电流阈值进行比较来控制高侧开关的导通时间。电压反馈环路具有内部补偿功能，需要较少外部元件，设计简单，并且可以在采用各种输出电容器的情况下稳定地工作。正常负载条件下，转换器以固定开关频率工作。在轻负载条件下，LMR51635 以 PFM 模式工作来维持高效率 (PFM 版本)，

7.3.2 可调节输出电压

为在整个工作温度范围内保持严格的稳压输出电压，设计中使用了一个 0.8V 的精密基准电压 (V_{REF})。输出电压可通过 V_{OUT} 和 FB 引脚间的电阻分压器进行设置。TI 建议使用容差为 1% 且温度系数低的电阻器作为 FB 分压器。根据所需的分压器电流选择合适的低侧电阻 R_{FBB} ，并使用 [方程式 1](#) 来计算高侧电阻 R_{FBT} 。 R_{FBT} 的建议范围为 10k Ω 至 100k Ω 。在 PFM 运行模式下，如果需要预加载来降低 V_{OUT} 失调电压，则可选用较低的 R_{FBT} 值。在极轻负载条件下， R_{FBT} 值越小，效率越低。 R_{FBT} 越大，流过的静态电流越小，因此当轻负载效率极为关键时，这一点尤其有用。不过，TI 不建议 R_{FBT} 值大于 1M Ω ，因为如果 R_{FBT} 值大于 1M Ω 会使反馈路径更容易受到噪声的影响。 R_{FBT} 值越大，就越需要仔细地设计从反馈电阻器到器件反馈引脚的反馈路径布线。电阻分压器网络的容差和温度变化将影响输出电压调节。




图 7-2. 输出电压设置

$$R_{FBT} = \frac{(V_{OUT} - V_{REF})}{V_{REF}} \times R_{FBB} \quad (1)$$

7.3.3 启用

EN 引脚上的电压控制 LMR51635 的开启/关闭操作。当电压低于 0.85V 时，器件将关断；而要启动转换器，电压需要高于 1.36V。EN 引脚是输入引脚，不得处于开路或悬空状态。使 LMR51635 工作的最简单方法是将 EN 连接到 V_{IN} 。当 V_{IN} 处于工作范围内时，该连接允许 LMR51635 自启动。

许多应用都受益于采用使能分压器 R_{ENT} 和 R_{ENB} ([图 7-3](#)) 来为转换器建立精密的系统 UVLO 电平。系统 UVLO 可用于由市电和电池供电运行的电源。系统 UVLO 可用于时序控制，从而确保可靠运行或实现电源保护（例如电池放电电平）。此外，还可使用外部逻辑信号来驱动 EN 输入实现系统时序控制和保护。

备注

EN 引脚电压不得高于 $V_{IN} + 0.3V$ 。TI 不建议在 V_{IN} 为 0V 时施加 EN 电压。




图 7-3. 由使能分压器实施的系统 UVLO

7.3.4 最短导通时间、最短关断时间和频率折返

最短导通时间 (t_{ON_MIN}) 是指高侧开关可导通的最短时间。LMR51635 的 t_{ON_MIN} 通常为 70ns。最短关断时间 (t_{OFF_MIN}) 是指高侧开关可关断的最短时间。 t_{OFF_MIN} 通常为 200ns。在 CCM 运行模式下, t_{ON_MIN} 和 t_{OFF_MIN} 将限制电压转换范围, 而没有开关频率折返。

不允许频率折返的最小占空比为:

$$D_{MIN} = t_{ON_MIN} \times f_{SW} \quad (2)$$

不允许频率折返的最大占空比为:

$$D_{MAX} = 1 - t_{OFF_MIN} \times f_{SW} \quad (3)$$

给定所需的输出电压时, 无频率折返的最大 V_{IN} 可通过以下公式得出:

$$V_{IN_MAX} = \frac{V_{OUT}}{f_{SW} \times t_{ON_MIN}} \quad (4)$$

不考虑频率折返时, 可由下式计算得出最小 V_{IN} :

$$V_{IN_MIN} = \frac{V_{OUT}}{1 - f_{SW} \times t_{OFF_MIN}} \quad (5)$$

在 LMR51635 中, 一旦 t_{ON_MIN} 或 t_{OFF_MIN} 被触发, 就会采用频率折返方案, 这可以提高最大占空比或降低最小占空比。

导通时间会随着 V_{IN} 电压的增加而减少。一旦导通时间降至 t_{ON_MIN} , 开关频率就会开始降低, 同时 V_{IN} 继续升高, 这进一步降低了占空比, 从而使 V_{OUT} 保持在稳压范围内 (根据 [方程式 2](#))。

当在低 V_{IN} 条件下需要更大的占空比时, 频率折返方案也适用。在器件达到 t_{OFF_MIN} 后, 频率就会降低, 从而提高最大占空比 (根据 [方程式 3](#))。在这种情况下, 频率可以低至大约 190kHz。宽频率折返范围使 LMR51635 输出电压能够在电源电压 V_{IN} 大幅降低的情况下保持稳定, 从而实现更低的有效压降。

在发生频率折返并保持稳定输出电压的情况下, f_{SW} 减小时, V_{IN_MAX} 将升高, 而 V_{IN_MIN} 将会降低。

7.3.5 自举电压

LMR51635 具有集成的自举稳压器。CB 引脚和 SW 引脚之间的小电容器为高侧 MOSFET 提供栅极驱动电压。当高侧 MOSFET 关闭而且低侧开关导通时, 自举电容器充电。建议使用 0.1μF 的自举电容器。TI 推荐使用电介质等级为 X7R 或 X5R、额定电压为 16V 的陶瓷电容, 以在整个温度和电压范围内保证稳定的性能。

7.3.6 过流和短路保护

LMR51635 整合了峰值和谷值电感器电流限值, 可为器件提供过载和短路保护, 并限制最大输出电流。谷值电流限值可防止电感器电流在输出短路期间失控, 而峰值和谷值限值则协同工作, 以限制转换器的最大输出电流。逐周期电流限制用于过载, 而断续模式用于持续短路。

高侧 MOSFET 过流保护是通过峰值电流模式控制的特性来实现的。当高侧开关在既定消隐时间后接通时, 会检测到高侧开关电流。每个开关周期内, 高侧开关电流会与误差放大器 (EA) 减去斜坡补偿的输出进行比较。有关更多详细信息, 请参阅 [节 7.2](#)。高侧开关的电流峰值受最大钳位峰值电流阈值 I_{sc} (恒定值) 限制。

此外, 还会对流经低侧 MOSFET 的电流进行检测和监控。当低侧开关导通时, 电感电流开始下降。如果该电流在开关周期结束时高于低侧电流限制 I_{LS_LIMIT} , 则低侧开关不会关断。低侧开关保持导通, 从而使电感器电流不断下降, 直到电感器电流低于低侧电流限值 I_{LS_LIMIT} 。然后, 低侧开关断开, 高侧开关在经过死区时间之后接通。达到 I_{LS_LIMIT} 后, 峰值和谷值电流限制控制提供的最大电流, 最大电流可以通过 [方程式 6](#) 计算。

$$I_{OUT_MAX} = \frac{I_{LS_LIMIT} + I_{SC}}{2} \quad (6)$$

如果反馈电压低于 V_{REF} 的 40%，低侧开关的电流将连续 64 个周期触发 I_{LS_LIMIT} ，并且断续电流保护模式会激活。在断续模式下，转换器会关闭并会在断续时间 T_{HICCUP} （典型值为 85ms）内一直保持关闭状态，然后 LMR51635 会尝试再次启动。如果过流或短路故障情况仍然存在，则断续模式会重复，直到故障情况消失。断续模式会降低严重过流条件下的功耗，从而防止器件过热和受到潜在的损害。

7.3.7 软启动

集成软启动电路可防止输入浪涌电流影响 LMR51635 和输入电源。软启动是通过在器件首次启用或上电时缓慢升高内部基准电压来实现的。典型软启动时间为 4ms。

LMR51635 还在上电开始时采用过流保护消隐时间 T_{OCP_BLK} （典型值为 8ms）。如果没有此特性，在具有大输出电容和高 V_{OUT} 的应用中，浪涌电流会大到足以触发限流保护，这可能会在器件进入断续模式时导致错误启动。这会导致在不升高至编程输出电压的情况下持续进行软启动循环。LMR51635 能够通过启动序列期间的消隐时间 T_{OCP_BLK} 内控制平均电感器电流来将输出电容器充电至编程设定的 V_{OUT} 。

7.3.8 热关断

LMR51635 提供内部热关断功能，以便在结温超过 165°C 时保护器件。高侧和低侧 FET 在热关断时都停止开关。在裸片温度降至 145°C 以下后，器件将重新启动由内部软启动电路控制的上电序列。

7.4 器件功能模式

7.4.1 关断模式

EN 引脚为 LMR51635 提供电气开/关控制功能。当 V_{EN} 低于 0.85V 时，器件处于关断模式。LMR51635 还采用 V_{IN} 欠压锁定保护 (UVLO)。如果 V_{IN} 电压低于 3.8V (典型值) 的 UVLO 阈值，则转换器关闭。

7.4.2 运行模式

当 V_{EN} 和 V_{IN} 均高于各自的工作阈值时，LMR51635 处于运行模式。启用 LMR51635 的最简单方式是将 EN 引脚连接至 VIN 引脚。当输入电压在 4.3V 至 60V 的工作范围内时，此连接可实现自启动。有关设置这些工作电平的详细信息，请参阅节 7.3.3。

在运行模式下，根据负载电流不同，LMR51635 将采取以下四种模式之一：

1. 连续导通模式 (CCM)：开关频率固定，负载电流大于峰峰值电感电流纹波的一半
2. 不连续导通模式 (DCM)：当负载电流小于峰峰值电感电流纹波一半时，开关频率固定 (仅适用于 PFM 版本)
3. 脉冲频率调制模式 (PFM)：轻负载条件下，开关频率下降 (仅适用于 PFM 版本)

7.4.3 CCM 模式

当负载电流大于峰峰值电感器电流的一半时，LMR51635 将采用连续导通模式 (CCM) 运行。在 CCM 模式下，运行频率固定，输出电压纹波最小，LMR51635 可提供 3.5A 的最大输出电流。

7.4.4 轻负载运行 (PFM 版本)

对于 PFM 版本，当负载电流小于 CCM 模式下的峰峰值电感器电流的一半时，LMR51635 将以不连续导通模式 (DCM) (也称二极管仿真模式 (DEM)) 运行。在 DCM 运行模式下，当电感器电流降至 I_{LS_ZC} (典型值为 0mA) 时，低侧开关会关断，以便提高效率。与轻负载下的强制 PWM 模式运行相比，DCM 模式可减少开关损耗和导通损耗。

在轻负载运行期间，会触发脉冲频率调制 (PFM) 模式以维持高效率运行。当达到最短高侧开关导通时间 t_{ON-MIN} 或者最小峰值电感电流 I_{PEAK_MIN} (典型值为 800mA) 时，器件将会降低开关频率以保持电压稳定。在 PFM 模式下，当负载电流下降时，控制环路会降低开关频率，以便保持输出电压稳定。由于有效开关频率显著下降，PFM 运行模式下的开关损耗会进一步降低。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

LMR51635 是一款直流/直流降压转换器，可将较高的输入电压转换为较低的直流输出电压，最大输出电流为 3.5A。可按照以下设计过程为 LMR51635 选择元件。或者，也可以使用 WEBENCH 软件生成完整设计。生成设计时，WEBENCH 软件使用迭代设计过程并访问综合的元件数据库。有关更多详细信息，请访问 [ti.com](https://www.ti.com)。

8.2 典型应用

LMR51635 只需很少的外部元件，即可实现将宽范围的电源电压转换成固定输出电压。图 8-1 展示了基本原理图。




图 8-1. 应用电路

外部元件必须满足应用的需求以及器件控制环路的稳定性标准。表 8-1 可用于简化输出电容器元件的选型过程。

表 8-1. 3.5A 输出电流下的外部元件典型值

f_{sw} (kHz)	V_{OUT} (V)	L (µH)	C_{OUT} ⁽¹⁾	R_{FBT} (kΩ)	R_{FBB} (kΩ)	C_{FF}
400	3.3	5.6	$2 \times 47\mu F / 10V$	31.6	10.2	DNP
	5	10	$3 \times 22\mu F / 16V$	53.6	10.2	DNP
	12	15	$10\mu F + 22\mu F / 35V$	143	10.2	DNP

(1) 该表中使用了陶瓷电容器。

8.2.1 设计要求

下文基于设计示例给出了详细的设计步骤。本设计示例使用表 8-2 中所列的参数作为输入参数。

表 8-2. 设计示例参数

参数	值
输入电压, V_{IN}	24V 典型值, 6V - 60V 的工作范围
输出电压, V_{OUT}	5V $\pm$ 3%
最大输出电流, I_{OUT_MAX}	3.5A
输出过冲、下冲 (0.87A 至 2.63A)	5%
输出电压纹波	0.5%
运行频率	400kHz

8.2.2 详细设计过程

8.2.2.1 使用 WEBENCH® 工具创建定制设计方案

[点击此处](#), 使用 LMR51635 器件并借助 WEBENCH® Power Designer 创建定制设计方案。

1. 首先键入输入电压 (V_{IN})、输出电压 (V_{OUT}) 和输出电流 (I_{OUT}) 要求。
2. 使用优化器表盘, 优化该设计的关键参数, 如效率、占用空间和成本。
3. 将生成的设计与德州仪器 (TI) 其他可行的解决方案进行比较。

WEBENCH Power Designer 提供了定制原理图, 并罗列了实时价格和元件供货情况的物料清单。

在多数情况下, 可执行以下操作:

- 运行电气仿真, 观察重要波形以及电路性能
- 运行热性能仿真, 了解电路板热性能
- 将定制原理图和布局方案以常用 CAD 格式导出
- 打印 PDF 格式的设计报告并与同事共享

有关 WEBENCH 工具的更多信息, 请访问 www.ti.com/WBENCH。

8.2.2.2 输出电压设定

LMR51635 器件的输出电压可从外部通过电阻分压器网络进行调节。分压器网络由上反馈电阻 R_{FBT} 和下反馈电阻 R_{FBB} 组成。方程式 7 用于确定转换器的输出电压:

$$R_{FBT} = \frac{V_{OUT} - V_{REF}}{V_{REF}} \times R_{FBB} \quad (7)$$

选择 R_{FBB} 值为 10.2k Ω 。当预期的输出电压设置为 5V 并且 $V_{REF} = 0.8V$ 时, R_{FBT} 的值可通过方程式 7 计算得出。通过该公式可以得出值为 53.55k Ω , 因此选择了标准值 53.6k Ω 。

8.2.2.3 开关频率

此示例中选择的默认开关频率为 400kHz。

8.2.2.4 电感器选型

电感器最关键的参数是电感、饱和电流和 RMS 电流。电感值由预期的纹波电流峰峰值 Δi_L 确定。纹波电流随着输入电压的增加而增加, 因此始终使用最大输入电压来计算最小电感 L_{MIN} 。可使用方程式 9 来计算输出电感的最小值。 K_{IND} 是表示电感纹波电流值相对于器件最大输出电流的系数。 K_{IND} 的合理值必须是转换器支持的最大 I_{OUT} 的 20% 至 60%。在瞬时过流操作事件期间, RMS 和峰值电感器电流可能很高。电感器饱和电流必须大于峰值电流限制水平。

$$\Delta i_L = \frac{V_{OUT} \times (V_{IN_MAX} - V_{OUT})}{V_{IN_MAX} \times L \times f_{SW}} \quad (8)$$

$$L_{\text{MIN}} = \frac{V_{\text{IN_MAX}} - V_{\text{OUT}}}{I_{\text{OUT}} \times K_{\text{IND}}} \times \frac{V_{\text{OUT}}}{V_{\text{IN_MAX}} \times f_{\text{SW}}} \quad (9)$$

一般来说，最好在开关电源中选择较低的电感值，因为低电感值通常对应于更快的瞬态响应、更小的 DCR 和更小的尺寸，从而实现更紧凑的设计。过低的电感会产生过大的电感电流纹波，从而会错误地触发满载时的过流保护。过低的电感也会产生更高的电感磁芯损耗，因为电流纹波会更大。在同一个输出电容中，更大的电感电流波纹同样意味着更大的输出电压纹波。对于峰值电流模式控制，TI 建议使用足够大的电感器纹波电流。较大的电感器纹波电流可提高比较器的信噪比。

此设计示例中选择 $K_{\text{IND}} = 0.35$ 。计算出的最小电感值为 $9.35 \mu\text{H}$ 。选择使用最接近标准 $10\mu\text{H}$ 、RMS 电流为 4.2A 、饱和电流为 6A 的功率电感器。

8.2.2.5 输出电容器选型

该器件旨在与多种 LC 滤波器搭配使用。通常需要尽可能地减小输出电容，以降低成本和减小尺寸。必须谨慎选择输出电容器 C_{OUT} ，因为选择的电容器直接影响稳态输出电压纹波、环路稳定性以及负载电流瞬态期间的输出电压过冲与下冲。输出电压纹波基本上由两部分组成。一部分由电感纹波电流经过输出电容的等效串联电阻 (ESR) 造成：

$$\Delta V_{\text{OUT_ESR}} = \Delta i_L \times \text{ESR} = K_{\text{IND}} \times I_{\text{OUT}} \times \text{ESR} \quad (10)$$

另一部分由电感电流纹波对输出电容充放电造成：

$$\Delta V_{\text{OUT_C}} = \frac{\Delta i_L}{8 \times f_{\text{SW}} \times C_{\text{OUT}}} = \frac{K_{\text{IND}} \times I_{\text{OUT}}}{8 \times f_{\text{SW}} \times C_{\text{OUT}}} \quad (11)$$

电压纹波中的两个分量不是同相的，因此实际峰峰值纹波小于两个峰值之和。

如果系统需要严格的电压调节并存在大电流阶跃和快速压摆率，则输出电容通常受瞬态性能规格的限制。当发生大负载阶跃时，输出电容器在电感器电流上升到适当的水平之前为其提供需要的电荷。转换器的控制环路通常需要八个或更多时钟周期来将电感器电流调节至与此期间的负载水平相等。输出电容必须足够大，才能提供八个时钟周期的电流差，从而将输出电压保持在指定范围内。方程式 12 展示了指定 V_{OUT} 过冲和下冲所需的最小输出电容。

$$C_{\text{OUT}} > \frac{1}{2} \times \frac{8 \times (I_{\text{OH}} - I_{\text{OL}})}{f_{\text{SW}} \times \Delta V_{\text{OUT_SHOOT}}} \quad (12)$$

其中

- K_{IND} = 电感纹波电流的纹波系数 ($\Delta i_L / I_{\text{OUT}}$)
- I_{OL} = 负载瞬态过程中的低电平输出电流
- I_{OH} = 负载瞬态过程中的高电平输出电流
- $V_{\text{OUT_SHOOT}}$ = 目标输出电压过冲或下冲

此设计示例中，目标输出纹波是 25mV 。假设 $\Delta V_{\text{OUT_ESR}} = \Delta V_{\text{OUT_C}} = 25\text{mV}$ ，选择 $K_{\text{IND}} = 0.35$ 。通过方程式 10 可得出不大于 $20\text{m}\Omega$ 的 ESR，通过方程式 11 可得出不小于 $15.2\mu\text{F}$ 的 C_{OUT} 。对于此设计的目标过冲和下冲限制， $\Delta V_{\text{OUT_SHOOT}}$ 为 250mV 。可以通过方程式 12 计算出 C_{OUT} 不小于 $70\mu\text{F}$ 。使用了三个 $22\mu\text{F}$ 、 16V 陶瓷电容器。

8.2.2.6 输入电容器选型

LMR51635 需要一个高频输入去耦电容器，并且需要一个大容量电容器（取决于应用）。高频去耦电容器的典型建议值为 $2.2 \mu\text{F}$ 或更高。TI 建议使用具有足够电压等级的 X5R 或 X7R 类高品质陶瓷电容。额定电压必须大于最大输入电压。为补偿陶瓷电容的容值下降，通常建议使用额定电压为最大输入电压两倍的电容器。此设计使用两个额定电压为 100V 的 $2.2 \mu\text{F}$ 、X7R 电介质电容器作为输入去耦电容器。等效串联电阻 (ESR) 约为 $10\text{m}\Omega$ ，额定电流为 1A 。此设计还包含一个值为 $0.1\mu\text{F}$ 的电容器，用于高频滤波，并且应尽可能靠近器件引脚放置。

8.2.2.7 自举电容器

每个 LMR51635 设计都需要自举电容器 C_{BOOT} 。建议使用额定电压为 16V 或更高的 0.1μF 自举电容器。自举电容器放在 SW 引脚和 CB 引脚之间。为了确保温度稳定性，自举电容器必须是具有 X7R 或 X5R 等级电介质的高品质陶瓷型电容器。

8.2.2.8 欠压锁定设定点

系统欠压锁定 (UVLO) 通过 R_{ENT} 和 R_{ENB} 的外部分压网络来调节。UVLO 有两个阈值，一个适用于输入电压由小变大的上电期间，另一个适用于输入电压由大变小的断电期间。方程式 13 可用于确定 V_{IN} UVLO 电平。

$$V_{IN_RISING} = V_{ENH} \times \frac{R_{EBT} + R_{ENB}}{R_{ENB}} \quad (13)$$

LMR51635 的 EN 上升阈值 (V_{ENH}) 设置为 1.227V (典型值)。选择 R_{ENB} 为 100kΩ，更大程度减小来自电源的输入电流。如果所需的 V_{IN} UVLO 电平为 6.0V，则可以使用方程式 14 计算 R_{ENT} 的值：

$$R_{ENT} = \left(\frac{V_{IN_RISING}}{V_{EN(R)}} - 1 \right) \times R_{ENB} \quad (14)$$

通过上述公式可以得出值为 388.9kΩ，因此选择 390kΩ 的标准值。可通过方程式 15 计算得出，下降 UVLO 阈值等于 4.9V，其中 EN 迟滞电压 (V_{EN_HYS}) 为 0.227V (典型值)。

$$V_{IN_FALLING} = V_{EN(F)} \times \frac{R_{EBT} + R_{ENB}}{R_{ENB}} \quad (15)$$

8.2.3 应用曲线

除非另有说明，否则以下条件适用： $V_{IN} = 24V$ ， $V_{OUT} = 5V$ ， $f_{SW} = 400kHz$ ， $L = 10\mu H$ ， $C_{OUT} = 3 \times 22\mu F$ ， $T_A = 25^\circ C$ 。




图 8-2. 空载时的纹波




图 8-3. 满载时的纹波



图 8-4. 由 V_{IN} 启动

图 8-5. 由 EN 启动




图 8-6. 负载瞬态




图 8-7. 负载瞬态




图 8-8. 输出保护和恢复

8.3 电源相关建议

LMR51635 设计为在 4.3V 至 60V 的输入电源电压范围内运行。输入电源必须具有良好的调节能力，能够承受最大输入电流并保持稳定的电压。输入电源轨的电阻必须足够低，以使输入电流瞬态不会在 LMR51635 电源电压上造成足够高的压降，从而避免导致错误的 UVLO 故障触发和系统复位。如果输入电源距离 LMR51635 超过几英寸，那么除了陶瓷旁路电容器外，还可能额外的大容量电容。大容量电容器的容值并不重要，但一般选择 10μF 或 22μF 电解电容器。

8.4 布局

8.4.1 布局指南

好的布局是衡量电源设计的一个重要部分。用户可根据下面的指南设计一个 PCB，实现出色的功率转换和热性能，并更大限度地减小不必要的 EMI。

- 将输入旁路电容器 C_{IN} 尽可能靠近 VIN 引脚和 GND 引脚放置。输入电容器和输出电容器的接地必须包含连接到 GND 引脚的局部顶层平面。
- FB 引脚网的走线越短越好。反馈电阻器 R_{FBT} 和 R_{FBB} 必须靠近 FB 引脚。如果负载端 V_{OUT} 的精度要求很高，则需对负载端的 V_{OUT} 进行检测。 V_{OUT} 检测路径远离噪声节点，最好从屏蔽层另外一面的一层中经过。
- 如果可能，在中间任一层中添加接地平面作为噪声屏蔽和散热路径。
- V_{IN} 、 V_{OUT} 和接地总线连接越宽越好。该操作可减小转换器输入或输出路径上的任何电压降，并最大限度地提高效率。
- 提供充分的器件散热。GND、VIN 和 SW 引脚提供主要散热路径，因此 GND、VIN 和 SW 平面面积应尽可能大。使用矩阵式散热过孔将顶层接地平面连接到 PCB 底层上的接地平面。如果 PCB 具有多个覆铜层，那么这些散热过孔还可以连接到内层散热接地平面。确保用于散热的覆铜区足够大，使器件的结温保持在 150°C 以下。

8.4.1.1 专为降低 EMI 设计的紧凑型布局

EMI 辐射是由高电流变化率组件在开关转换器中的脉冲电流中生成。脉冲电流环路的面积越大，EMI 辐射越强。在靠近输入端的位置放一个高频陶瓷旁路电容可为脉冲电流的高电流变化率组件提供基本路径。尽可能靠近 VIN 引脚和 GND 引脚放置一个或多个陶瓷旁路电容器，是降低 EMI 的关键所在。

连接到电感器的 SW 引脚必须尽可能短，并且宽度应足以承载负载电流而不会出现过热现象。必须为高电流传导路径使用短而厚的布线或覆铜（形状），以尽可能减小寄生电阻。输出电容器必须靠近电感器的 V_{OUT} 端放置，并牢固地接地至 GND 引脚。

8.4.1.2 反馈电阻

要降低输出电压反馈路径的噪声敏感度，请将电阻分压器靠近 FB 引脚而不是靠近负载放置。FB 引脚是误差放大器的输入端，因此，该引脚属于高阻抗节点，对噪声非常敏感。因此，在更靠近 FB 引脚的位置放置电阻分压器可

减小 FB 信号的布线长度，从而降低噪声耦合。输出节点是低阻抗节点，因此如果无法减小走线长度，从 V_{OUT} 到电阻分压器的走线可以长一点。

如果对负载端的电压精度要求很高，需对负载端的电压进行检测。由此可校正走线上的压降并提供更高的输出精度。从负载到反馈电阻分压器的电压检测走线必须远离 SW 节点路径和电感，以免被带有开关噪声的反馈信号干扰，同时还能减小布线长度。当使用高值电阻器来设置输出电压时，这一点尤为重要。TI 建议将电压检测走线和电阻分压器布置在与电感器和 SW 节点路径不同的另一个层，以便在反馈走线和电感器/SW 节点多边形之间形成一个接地平面。该操作将为电压反馈路径进一步屏蔽 EMI 噪声。

8.4.2 布局示例




图 8-9. 布局

9 器件和文档支持

9.1 器件支持

9.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

9.1.2 开发支持

9.1.2.1 使用 WEBENCH® 工具创建定制设计方案

[点击此处](#)，使用 LMR51635 器件并借助 WEBENCH® Power Designer 创建定制设计方案。

1. 首先键入输入电压 (V_{IN})、输出电压 (V_{OUT}) 和输出电流 (I_{OUT}) 要求。
2. 使用优化器表盘，优化该设计的关键参数，如效率、占用空间和成本。
3. 将生成的设计与德州仪器 (TI) 其他可行的解决方案进行比较。

WEBENCH Power Designer 提供了定制原理图，并罗列了实时价格和元件供货情况的物料清单。

在多数情况下，可执行以下操作：

- 运行电气仿真，观察重要波形以及电路性能
- 运行热性能仿真，了解电路板热性能
- 将定制原理图和布局方案以常用 CAD 格式导出
- 打印 PDF 格式的设计报告并与同事共享

有关 WEBENCH 工具的更多信息，请访问 www.ti.com/WEBENCH。

9.2 文档支持

9.2.1 相关文档

请参阅以下相关文档：

德州仪器 (TI)，[AN-1149 开关电源布局指南 应用报告](#)

9.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.5 商标

TI E2E™ is a trademark of Texas Instruments.

WEBENCH® is a registered trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.7 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录


注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
August 2024	*	初始发行版

11 机械、封装和可订购信息


以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

11.1 卷带包装信息



器件	封装类型	封装图	引脚数	SPQ	卷带直径 (mm)	卷带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 象限
PLMR51635XDDCR	SOT-23-THIN	DDC	6	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS



器件	封装类型	封装图	引脚数	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
PLMR51635XDDCR	SOT-23-THIN	DDC	6	3000	210.0	185.0	35.0




PACKAGE OUTLINE

DDC0006A

SOT-23 - 1.1 max height

SMALL OUTLINE TRANSISTOR



ADVANCE INFORMATION


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-193.


EXAMPLE BOARD LAYOUT**DDC0006A****SOT-23 - 1.1 max height**

SMALL OUTLINE TRANSISTOR

ADVANCE INFORMATION



LAND PATTERN EXAMPLE
EXPLODED METAL SHOWN
SCALE:15X



SOLDERMASK DETAILS

4214841/E 08/2024

NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DDC0006A

SOT-23 - 1.1 max height

SMALL OUTLINE TRANSISTOR



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
PLMR51635XDDCR	ACTIVE	SOT-23-THIN	DDC	6	3000	TBD	Call TI	Call TI	-40 to 150		Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBsolete: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



SOT-23 - 1.1 max height

SMALL OUTLINE TRANSISTOR




1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-193.

EXAMPLE BOARD LAYOUT


DDC0006A

SOT-23 - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPLODED METAL SHOWN
SCALE:15X




SOLDERMASK DETAILS

4214841/E 08/2024

NOTES: (continued)

4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:15X

4214841/E 08/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024，德州仪器 (TI) 公司